judy的博客 | FPGA 开发圈

当代FPGA高层次综合的成果、机遇和挑战(一) - 深度学习篇

judy 在周五, 03/08/2024 - 09:14 提交

本文介绍高层次综合HLS在深度学习领域中取得的成果

judy 在周二, 03/05/2024 - 09:48 提交

本文汇总一些常见的Vivado HLS优化技巧

judy 在周一, 03/04/2024 - 14:48 提交

VHDL是一门强大的硬件描述语言，能够帮助工程师们进行数字电路的设计和描述

judy 在周一, 03/04/2024 - 10:15 提交

本文将介绍对数变换的定义、公式、Python实现以及FPGA实现。

judy 在周四, 02/29/2024 - 10:31 提交

本文将详细介绍一下Gamma校正，包括Gamma校正的定义、python实现以及FPGA实现。

judy 在周四, 02/29/2024 - 10:09 提交

实现 FPGA 设计最耗时的要素之一通常不是设计，而是实现想要的时序性能

judy 在周二, 02/27/2024 - 09:48 提交

本文将详细介绍饱和度调节的知识、常用的算法以及FPGA实现。

judy 在周二, 02/27/2024 - 09:11 提交

Vivado提供了丰富的IP库，以下是一些常见的Vivado IP

judy 在周一, 02/26/2024 - 10:08 提交

在 FPGA上的 Ubuntu 22.04 桌面映像上安装了各种 EE 设计应用程序

judy 在周四, 02/22/2024 - 10:12 提交

本文将重点介绍其中的DSPFP32，它是一个硬化的浮点加法器和乘法器

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。