跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
FPGA入门基础之按键消抖实验
本文介绍如何在FPGA中实现按键消抖处理。
2024-05-14 |
FPGA
,
按键消抖
如何在服务器上调试本地FPGA板卡
联合开发或者跑多策略工程的时候,一般都使用多核的服务器进行FPGA设计。这个时候如果板卡在本地电脑上应该怎么进行调试呢?
2024-05-13 |
服务器
,
FPGA板卡
一文快速掌握Vivado下使用Modelsim(测试源码可下载)
通过阅读本文,可以快速掌握Modelsim的常用调试操作。
2024-05-11 |
Vivado
,
Modelsim
Vivado编译常见错误合集(一)
本文对Vivado编译时常见的错误或者关键警告做一些梳理汇总,便于日后归纳总结。
2024-05-10 |
Vivado
,
编译
1分钟了解常用的AXI4 接口协议
AXI4协议广泛应用于FPGA和ASIC设计中,特别是在需要高速数据传输和复杂系统架构的场合,比如DDR、PCIE、音视频处理IP等等,对于FPGA开发者需要熟练掌握这套协议。
2024-05-10 |
AXI4接口
,
FPGA
FPGA Vivado调用IP核详细操作步骤
今天给大侠带来Vivado调用IP核详细操作步骤,手把手教学,请往下看
2024-05-09 |
FPGA
,
Vivado
,
IP核
数字信号处理基础:什么是采样?
本文系摘录自《RFSoC SDR Book》第四章——DSP Fundamentals,略有改动。下面将介绍采样(Sampling)的基本概念
2024-05-08 |
数字信号处理
,
RFSoC
,
DSP
FPGA问答系列--Block RAM的资源如何计算?
当使用ram时,width是960bit,depth是16bit,只有15Kb大小, 为什么占用了很多个BRAM?
2024-05-08 |
FPGA
,
BRAM
Vivado中文注释乱码问题如何解决?
在使用Vivado进行FPGA设计时,大家是否会遇到中文注释显示乱码的问题,而且在乱码时修改代码,导致文件注释更乱了,且恢复不了,那么如何解决呢?
2024-05-07 |
Vivado
,
乱码
ddr模式寄存器配置
ddr在上电初始化后通过发送MRS命令配置模式寄存器。ddr上电后处于空闲状态时,可以发送MRS命令
2024-05-06 |
MRS命令
,
DDR
,
寄存器
时序约束之Xilinx IDELAYE2应用及仿真笔记
本文介绍Xilinx SelectIO资源内部IDELAYE2资源应用
2024-04-30 |
时序约束
,
IDELAYE2
,
SelectIO
面向实时视频制作工作流程的 FPGA
从专用串行数字接口 (SDI) 的点对点连接转到面向媒体内容交换和协作的以太网 IP 网络,这一颠覆整个广播媒体制作供应链的演进趋势仍在继续
2024-04-29 |
FPGA
,
视频制作
,
英特尔
7系列FPGA器件手册:概述
本文介绍下Xilinx 7系列FPGA功功能特性、资源特性、封装兼容性以及如何订购器件。
2024-04-28 |
7系列FPGA
Multiport RAM,多读多写寄存器-——基于FPGA BRAM的多端口地址查找表与FPGA BRAM的资源分析
Multiport Ram,即多读多写存储器,本工程实现的是1个口写,同时满足11个口读的BRAM
2024-04-26 |
BRAM
,
Multiport-RAM
Xilinx FPGA BGA推荐设计规则和策略(二)
上一篇介绍了BGA封装PCB层数估计、BGA焊盘设计、过孔设计、信号走线等内容,本文我们介绍下FPGA BGA封装电源管脚布线。
2024-04-26 |
FPGA
,
BGA
1
2
3
…
下一页
末页