跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
SA5Z-30 CM3程序下载方法
本文主要阐述对其内嵌CM3核用低价格下载器SWD 进行独立下载,进而达到独立Debug的目的。
2024-05-14 |
SA5Z-30
,
智多晶
,
FPGA
Napatech IPU解决方案助力优化数据中心存储工作负载
这篇解决方案简介介绍了Napatech的集成式软硬件解决方案如何将存储工作负载从主机CPU卸载到IPU,同时在应用级别保持完整的软件兼容性。
2024-05-13 |
Napatech
,
SmartNIC
,
IPU
,
数据中心
使用PingPong DMA实时数据采集的参考设计
此教程介绍一种通过双通道DMA,采用PingPong传输的方式,以提高实时数据的处理能力,减小对硬件资源的依赖。
2024-05-11 |
PingPong
,
DMA
,
数据采集
,
每日头图
AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计 CED 示例
本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。
2024-05-10 |
Versal
,
CED
,
PIO设计
,
每日头条
AMD 以太网设计示例
AMD 提供了支持不同速度的多种以太网 IP。此外,还提供了设计示例供用户用作参考。请参阅以下以太网设计示例列表。
2024-05-10 |
AMD
,
以太网设计
,
每日头条
基于VDMA的远程图像采集系统参考设计
本参考设计基于ZYNQ开发板, 使用VDMA做原始图像采集系统,在petalinux下做服务器,通过Socket发送图像至Windows或者Linux上位机。
2024-05-09 |
VDMA
,
图像采集
,
Zynq
,
每日头条
AMD Versal AI Edge 自适应计算加速平台之 PS 端以太网使用之 lwip (8)
开发板有两路千兆以太网,通过RGMII接口连接,本实验演示如何使用Vitis自带的LWIP模板进行PS端千兆以太网TCP通信。
2024-05-08 |
Versal
,
自适应计算
,
ALINX
在 Windows 10 上创建并运行 AMD Vitis™ 视觉库示例
本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使用的是 Vitis Unified IDE。
2024-05-08 |
Windows10
,
Vitis
,
AMD
,
视觉库
,
每日头条
DPU Fingerprint详解
本文将会详细介绍关于DPU Fingerprint的相关内容,并提供此类校验失败问题的检查手段和解决方案。
2024-05-07 |
Vitis AI
,
DPU
,
每日头条
,
AMD
如何在Vivado中使用多个仿真集?
Vivado 具有一个功能特性,能够将这些文件便利地排列组合为多个可轻松访问的不同仿真集。本文描述了如何在 Vivado 中使用多个仿真集。
2024-04-30 |
仿真
,
Vivado
,
每日头条
如何在RTL代码中利用外部文件初始化RAM内容
本文主要讨论一下如何在外部数据文件中指定RAM 初始内容。
2024-04-29 |
RTL代码
,
Vivado
,
RAM
,
每日头条
应对 HPC SoC 中的 PCIe 6.0 功耗和延迟挑战
本文将深入探讨 PCIe 延迟和功耗考虑的复杂性,讨论在 HPC SoC 设计中优化这些关键方面的策略。
2024-04-29 |
HPC
,
PCIe 6.0
,
新思科技
掌握多轴机器人技术:详细步骤指南
机器人技术可能很复杂。在这个项目中,我们看到AMD Kria™ KR260套件可以使用ROS 2快速开发机器人解决方案
2024-04-29 |
机器人
,
KR260
,
ROS2
,
首页推荐
智多晶高精度PWM控制方案
智多晶应用团队的一项Precise_PWM demo,使用智多晶FPGA将PWM控制精度从FPGA应用常见的10ns~5ns的水平提升到了1ns的脉宽和相位精度,精准可控,且资源消耗极低。
2024-04-28 |
智多晶
,
PWM
,
首页推荐
如何在某一仿真集内选择不同顶层模块?
本文记录描述了如何在仿真集内选择不同的顶层模块。
2024-04-28 |
Vivado
,
仿真
1
2
3
…
下一页
末页