Xilinx FPGA资源解析与使用系列——Transceiver（八）transceiver管脚位置

本文转载自：<span id="profileBt"><a href="https://myfpga.blog.csdn.net/article/details/123263249">十年老鸟的CSDN博客</a>…;

在看手册时，看到最后写到了transceiver的资源信息和位置信息
<center><img src="https://cdn.eetrend.com/files/2022-11/%E5%8D%9A%E5%AE%A2/100565883-2794…; alt=""></center>

之前都是硬件工程师提供管脚来进行transceiver的输入，对于其transceiver位于哪个BANK以及其名字都不太清楚去哪里找。

每次都是通过打开IO Planning图来找到管脚位置，然后在查看，这样虽然做也没问题，但始终是通过结果推导原因，不太好。
<center><img src="https://cdn.eetrend.com/files/2022-11/%E5%8D%9A%E5%AE%A2/100565883-2794…; alt=""></center>

通过阅读手册，可以展示这些管脚对应的transceiver名字 Ug585-ZYNQ-7000-TRM
<center><img src="https://cdn.eetrend.com/files/2022-11/%E5%8D%9A%E5%AE%A2/100565883-2794…; alt=""></center>

有些IP核需要选择参考时钟，给出选项不是管脚编号，而是名字
<center><img src="https://cdn.eetrend.com/files/2022-11/%E5%8D%9A%E5%AE%A2/100565883-2794…; alt=""></center>