跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
高速 AI 时代，FPGA 正在悄悄接管更多关键工作负载
晶圆级二维材料 FPGA 的真正意义：一场悄然开启的“新半导体体系”革命
FPGA 正在重塑电子后视镜：一场从延时到带宽的技术竞速
热插拔无忧 + 持久耐用：Lattice MachXO4 为严苛场景打造稳定之选
Lattice Mach 系列FPGA兼具无与伦比的系统可靠性、小巧的封装尺寸和低功耗特性，已成功驱动海量应用，使设计人员即使在空间受限的环境中也能高效实现复杂的逻辑功能
2025-12-15 |
莱迪思
,
MachXO4
,
FPGA 应用
面向超大规模芯片验证的分割技术：挑战、算法与实践
随着集成电路设计迈入超大规模时代，芯片规模已从早期小规模集成电路的数千门级，跃升至当前先进制程下的数十亿门级。
2025-12-12 |
芯片验证
,
亚科鸿禹
,
硬件辅助验证
Enclustra 水星Mercury+ XU1核心板将边缘人工智能送入卫星轨道
Klepsydra与Enclustra合作，将人工智能框架与紧凑型FPGA硬件平台相结合，为卫星打造出兼具成本效益与高性能的人工智能计算平台
2025-12-12 |
Enclustra
,
Mercury+ XU1
,
人工智能
SystemC 仿真库的编译
AMD Vivado™ 设计套件以文件和库的形式提供仿真模型。仿真库包含器件和 IP 的行为和时序模型。编译后的库可供多个设计项目使用。
2025-12-12 |
SystemC
,
仿真器
,
每日头条
YunSDR小课堂-软件定义无线电概论(第60讲)
微电子产业在过去六十年中迅速发展，推动了微处理器系统的诸多进步，使我们日常所依赖的诸多应用成为可能。随着时间推移，这一演进速度正如著名的摩尔定律所描述
2025-12-12 |
YunSDR
,
软件定义无线电
AMD EV系列器件VCU Control Software简介
近年来，随着音视频应用场景和内容越来越丰富，对网络传输和存储都带来了巨大的挑战。为了应对这一挑战，各种视频编解码技术就被提了出来
2025-12-11 |
VCU
,
Zynq MPSOC
,
视频编解码器
被专有软件拖慢了三十年：FPGA 为何必须拥抱开源
FPGA 正被陈旧的专有软件所限制。了解为什么拥抱开源工具对于推动 FPGA 开发现代化、释放其全部潜力至关重要。
2025-12-11 |
FPGA 应用
Altera 生态 “朋友圈” 持续壮大，共建 FPGA 创新未来！
2025 年初，全球 FPGA 创新领导者 Altera 正式启动了 “Altera 解决方案合作伙伴加速计划”，旨在强大的生态系统支持下，助力企业打破壁垒
2025-12-11 |
Altera
,
FPGA 应用
AMD Vitis™ 统一软件平台 2025.2 版现已推出
AMD Vitis™统一软件平台 2025.2 版现已推出，此版本为使用 AMD Versal™ AI Engine 的高性能 DSP 应用提供了更出色的设计环境，还增强了仿真功能以加快复杂设计。
2025-12-10 |
Vitis
eMMC应用—Linux系统加载
易灵思提供了基于eMMC的Linux系统加载方案，完善了易灵思RISC-V生态系统，更加便于用户在RISC-V上使用Linux系统。
2025-12-10 |
eMMC
,
FPGA芯片
,
易灵思
将 FIR 滤波器写得更“上游” —— 面向 FPGA 的架构与高性能编码实践
FPGA 非常适合实现像 FIR 滤波器这样的信号处理功能。器件内的 DSP 单元带有内建的乘加（MAC）能力，非常适合这类应用。
2025-12-10 |
FIR滤波器
,
FPGA 应用
Canoga Perkins 借助 AMD 提供支持 AI 功能的 5G 连接
可编程逻辑和高速 I/O 使设计人员能够灵活地为重要的时间敏感型网络（ TSN ）应用定制电信级解决方案。
2025-12-10 |
Virtex-UltraScale
,
Canoga-Perkins
,
AI
,
5G
AI 无泡沫共识下的创新竞速：从苏姿丰的“不眠之忧”到科技巨头的破局路径
全球算力耐力赛中的角色洗牌与中国半导体的窗口期
2025-12-09 |
AI
,
AI算力
,
苏姿丰
高度集成的PMIC为人工智能应用带来关键优势
两款 PMIC 集成了八路可并联的 1.5A 降压转换器、四路 300mA 内部低压差稳压器，与分立式解决方案相比，能够实现 48% 的面积缩减，元件数量减少至不足 60%。
2025-12-09 |
PMIC
,
人工智能
,
Microchip
Hyperlynx仿真系列 (二): Versal GTM
本文简单介绍了如何用Hyperlynx来做GTM的 IBIS AMI的PAM4仿真，以及可以通过仿真输出文件来画出Sampled Eye以帮助分析。
2025-12-09 |
Hyperlynx
,
Versal-GTM
,
AMD
基于瑞苏盈科仙女座XRU50射频系统级模块打造的相控阵雷达
现代雷达系统面临着日益增长的尺寸、精度、响应速度和灵活性需求——尤其随着平台在机载和地面监视系统、地空及空空拦截系统中的复杂性不断提升。
2025-12-09 |
瑞苏盈科
,
XRU50
,
相控阵雷达
2.5D/3D封装技术：FPGA单芯片逻辑资源突破500K桎梏的手段
以FPGA领域全球排名第一名AMD-Xilinx的UltraScale架构系列产品为例，其内部结构如图所示
2025-12-08 |
UltraScale
,
封装技术
,
高性能计算
,
今日头条
基于XADC IP核的FPGA芯片温度读取设计
本文利用VerilogHDL语言，通过Xilinx提供的XDAC IP核实现ZYNC-7000 SOC芯片温度实时读取。
2025-12-08 |
XADC
,
ZYNC-7000
,
FPGA芯片
,
IP核
高云半导体云源软件V1.9.12获德国莱茵TÜV颁发的26262安全认证，全面支持22纳米全系列FPGA产品
高云云源软件提供从架构设计、综合、布局布线、静态时序分析到位流生成和验证的完整工具链，此工具链的所有部件均符合功能安全标准要求。
2025-12-08 |
高云半导体
,
云源软件
,
ISO 26262
YunSDR小课堂-软件定义无线电概论(第59讲)
随着数字通信系统演变为高度复杂的设备，显然需要采用分而治之的策略，以使这类系统的设计与实现变得可行且易于管理。
2025-12-08 |
YunSDR
,
软件定义无线电
安路科技-华中科技大学联合发布集成后量子密码Kyber IP的国产FPGA芯片
该芯片基于22nm工艺设计与实现，内置华中科技大学刘冬生教授团队自主研发的后量子密码Kyber IP，支持完整三种安全等级下的密钥生成、密钥封装与解封装全部功能。
2025-12-05 |
安路科技
,
华中科技大学
,
后量子密码
,
FPGA芯片
YunSDR小课堂-软件定义无线电概论(第58讲)
随着计算技术、数字信号处理与数字通信算法、人工智能、射频硬件设计、网络拓扑等多项技术的进步，现代通信系统已演进为复杂、智能且高性能的平台
2025-12-05 |
YunSDR
,
软件定义无线电
AMD 嵌入式开发框架(EDF)：从评估到部署的完整开源解决方案
AMD 嵌入式开发框架 (EDF) 为软件开发者提供了一套开源方法，用于在 AMD 自适应 SoC 上评估、开发和部署应用。
2025-12-05 |
AMD
,
EDF
Visual Designer Studio：可视化与脚本化强强联合，加速 FPGA 开发
您是否在 FPGA 开发中正面临系统搭建繁琐、重复性工作耗时、跨项目复用困难等挑战？
2025-12-04 |
VDS
,
FPGA开发
,
Altera
后量子时代信任架构：为密码学的颠覆性革命做好准备
我们的数字世界正在经历深刻变革。云计算、人工智能（AI）和机器学习（ML），以及量子计算力的兴起，正在重塑提供网络保护和保障网络安全的方式。
2025-12-04 |
量子计算
,
后量子加密
,
莱迪思
福晞®软件调试工具介绍：工程添加 Debugware IP
本工具集提供了多种添加 Debugware IP 的方式，在完整运行福晞流程生成码流，并成功下载后，通过 Real Time Debug 工具可选择不同 LA Core
2025-12-04 |
福晞软件
,
京微齐力
,
调试工具
易灵思FPGA DSP源语使用方法
本文将重点解析易灵思 FPGA 中的 DSP 原语结构、功能特性及其在实际设计中的使用方法，帮助读者理解如何借助这些硬件资源构建高效的信号处理系统。
2025-12-03 |
易灵思
,
FPGA 应用
,
DSP
,
每日头条
Vitis 嵌入式设计教程设计中心
Vitis 嵌入式设计教程旨在提供有关创建嵌入式设计的信息。了解如何在 AMD 自适应 SoC 和 MicroBlaze 软核处理器上构建和使用嵌入式操作系统和驱动程序。
2025-12-03 |
Vitis
,
嵌入式设计教程
中科亿海微SoM模组——FPGA高速信号采集解决方案
本文介绍的中科亿海微FPGA高速信号采集解决方案应用于信号采集与处理领域，用于信号的数据采集、处理和传输。该方案主要由对外信号交互单元和核心处理单元组成。
2025-12-03 |
中科亿海微
,
高速信号采集
,
FPGA 应用
下载全新 AMD Vivado™ Design Suite 2025.2 版
AMD Vivado™ Design Suite 2025.2 版本现已发布，新增对 AMD Versal™ 自适应 SoC 的设计支持，包含新器件支持、QoR 功能及易用性增强。
2025-12-03 |
AMD
,
Vivado2025.2
Hyperlynx仿真系列(一): Versal GTYP
本文简单介绍了如何用Hyperlynx来做GTYP的 IBIS AMI仿真，以及可以通过仿真输出文件来画出以帮助分析。
2025-12-02 |
Hyperlynx
,
每日头条
,
Versal
,
GTYP
FPGA时钟区域如何理解？
理解FPGA时钟区域对于进行高性能、高可靠性FPGA设计至关重要，是FPGA开发中实现“心中有电路”的基本功。
2025-12-02 |
FPGA 应用
,
时钟区域
fpga实现音频预加重（pre-emphasis）滤波器
在语音信号中，声门波激励和口鼻辐射效应共同导致语音信号的高频分量能量要比低频分量弱。预加重（Pre-emphasis）的目的就是：
2025-12-02 |
FPGA 应用
,
预加重滤波器
中科亿海微SoM模组——水下多通道信号采集卡
基于中科亿海微FPGA的水下多通道信号采集卡由FPGA处理单元、输入信号切换单元、信号调理单元、ADC单元、DAC单元、姿态传感器单元、以太网接口单元，以及配套软件组成
2025-12-01 |
中科亿海微
,
信号采集卡
,
FPGA处理
Zynq UltraScale+ MPSoC PYNQ3.1.2 移植
本教程在 Ubuntu22.04.1 虚拟机中安装了 Xilinx 2024.1 的开发环境，基于该环境从源码编译 PYNQ 3.1.2 工程，生成能够在 ALINX AXU15EGB 开发板上运行的 PYNQ 系统镜像。
2025-12-01 |
Zynq-MPSoC
,
PYNQ
,
AXU15EGB
通过 UART 实现远程 AXI 访问：让 FPGA 调试更灵活
接口完全用 RTL 编写，它允许通过 UART 连接，在 AXI 总线上执行读写操作。采用这种方式，可以让 FPGA 串口连接到嵌入式板卡的串口上
2025-12-01 |
UART
,
AXI
,
FPGA调试
芯华章 HuaEmu E1 四大技术打通超大规模验证核心瓶颈
目前，超大规模系统级验证已成为影响芯片研发效率、成本控制与产品迭代的核心环节。当前用户普遍面临以下共性挑战
2025-12-01 |
芯华章
,
HuaEmu-E1
,
原型验证
PetaLinux 简介 - 第 2 部分
在这第二篇博客中，我们将在“第 1 部分”中创建的工程的基础上，继续介绍如何构建系统镜像并在 Zynq UltraScale+™ ZCU102 评估套件上启动该镜像。
2025-11-28 |
Petalinux
钛金高速接口之PCIe介绍
在数字经济飞速发展的今天，数据传输速率已成为硬件性能突破的核心瓶颈。作为国内首款适配中端FPGA的PCIe Gen4高速接口方案，钛金高速接口的闪亮登场
2025-11-28 |
钛金高速接口
,
PCIe
,
易灵思
筑牢未来之信： 依托莱迪思RoT FPGA与完整CNSA 2.0， 为数字系统构建可信根基
本白皮书将介绍为何采用PQC刻不容缓、各国及行业如何应对以及莱迪思半导体公司支持PQC的RoT FPGA如何帮助组织在量子计算时代保障其未来安全。
2025-11-28 |
莱迪思
,
后量子加密
,
PQC
181 中的第 1
››
