FPGA 开发圈 | 电子创新网

基于 Agilex™ 5 SoC FPGA，为 TÜV 认证双轴电机控制筑牢功能安全防线

本演示采用仿真的工业电机模型替代实体电机，能够在不同负载条件、驱动拓扑及性能目标下进行参数化测试，无需反复迭代硬件设计。

2025-08-08 | Agilex-5, 电机控制, Altera

为后量子安全构建安全灵活的基石

近来，量子计算领域取得了一系列最新进展，后量子加密（PQC）比以往任何时候都更加必要。各行业的开发者迫切需要加强其计算生态系统，以应对量子攻击带来的加剧风险和未知威胁能力。

2025-08-08 | 量子安全, 量子计算, 莱迪思, 后量子加密

设计实现：如何在 AMD Vitis™ 统一软件平台中运行设计

本视频介绍了 GitHub 基础知识，讲解了 AMD Vitis DSPLib，并重点介绍了相关实现教程。

2025-08-08 | AMD, Vitis

FPGA+CM3硬核协同，打造高效图像处理方案

方案基于智多晶SA5Z-30-D1-8U213C FPGA器件，通过FPGA逻辑与内嵌CM3硬核的协同工作，结合DDR2高速存储，实现了从图像采集、处理到显示的全流程优化

2025-08-07 | 智多晶, 图像处理

AMD公布2025年第二季度财报

AMD公布2025年第二季度财报。第二季度营业额达创纪录的77亿美元，毛利率为40%，经营亏损1.34亿美元，净收入8.72亿美元，摊薄后每股收益为0.54美元。

2025-08-07 | AMD, 财报

新思科技+AMD：加速推动“用AI构建AI”

长期以来，芯片开发者和制造商始终信赖新思科技提供的工具与IP解决方案，以打造前沿芯片产品。

2025-08-07 | 新思科技, AMD, AI, MI300X

从2.5到256 GT/s：PCIe二十年演进开启8.0时代

通过x16通道配置，PCIe 8.0的双向带宽将达到1 TB/s，为高带宽计算场景带来前所未有的性能空间

2025-08-06 | PCIe 8.0, PCI-SIG, 每日头条

使用 Verilog 在 FPGA 上实现低通滤波器

在本文中，我们将简要探讨不同类型的滤波器，然后学习如何实现移动平均滤波器并使用 CIC 架构对其进行优化。

2025-08-06 | Verilog, FPGA, 低通滤波器

AMD 锐龙嵌入式助力 AI 零售结算解决方案

解决方案旨在帮助零售商增强客户满意度并减少盗窃

2025-08-06 | AI, 锐龙, AMD

为什么DC-DC转换器应尽可能靠近负载的负载点(POL)电源？

效率和精度是两大优势，但实现POL转换需要特别注意稳压器设计。接近电源，这是提高电源轨的电压精度、效率和动态响应的最佳方法之一

2025-08-05 | DC-DC转换器, PoL转换器, ADI, LTC3310S

贸泽开售适用于边缘计算和嵌入式应用的Altera Agilex 3 FPGA C系列开发套件

该套件提供支持8K视频的DisplayPort 1.4接口、适用于移动设备摄像头和显示屏的MIPI连接器，以及用于实现高效性能的LPDDR4内存。

2025-08-05 | 贸泽电子, 边缘计算, Agilex-3, Altera

新思科技HAPS助力Skymizer将AI加速器 IP开发验证周期缩短33%

Skymizer利用基于VP1902的新思科技HAPS技术，验证并演示其HyperThought AI加速器IP，充分发挥了HAPS的高性能执行与软硬件协同开发能力。

2025-08-05 | HAPS, Skymizer, VP1902, FPGA原型验证

RFDC 应用流程 - 在 ZCU208 评估板上通过传统 Vitis 和 Vitis IDE 来运行 xrfdc_read_write_example

本篇博文演示了在 ZCU208 评估板上运行简单的 RFDC 示例的不同 Vitis™ 流程。此处使用的是 xrfdc_read_write_example，但并不限制您实现自己的应用

2025-08-04 | ZCU208, Vitis, RFDC

Agilex™ 3 与 Certus-N2 器件对比：基于 10 个 OpenCores 设计的正面对标性能测试

本文白皮书展示了对全新推出的 Agilex™ 3 FPGA 与 SoC 产品系列进行的严格基准测试方法与性能分析。该系列旨在为成本优化型应用提供高性能、高集成度和高可靠性。

2025-08-04 | Agilex-3, Certus-N2, OpenCores

边缘计算中的AI加速器类型与应用

人工智能正在推动对更快速、更智能、更高效计算的需求。然而，随着每秒产生海量数据，将所有数据发送至云端处理已变得不切实际。

2025-08-01 | 边缘计算, AI加速器

精彩推荐

从2.5到256 GT/s：PCIe二十年演进开启8.0时代

通过x16通道配置，PCIe 8.0的双向带宽将达到1 TB/s，为高带宽计算场景带来前所未有的性能空间

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。