跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
当“能不能替代”不再是问题，国产 FPGA 该如何真正走进产业核心？
将Primus生成的波形文件导入MATLAB的处理过程和技巧
高速 AI 时代，FPGA 正在悄悄接管更多关键工作负载
FPGA 10G 以太网实现——基于 Zynq US+ Z7-P 开发板+FH1223 子卡
本教程基于 ALINX Zynq US+ MPSoC开发板 Z7-P+万兆以太网FMC子卡 FH1223，在 Xilinx 2020.1/PetaLinux 2020.1 开发环境下，完整演示如何在 Linux 系统中实现万兆以太网接口
2026-01-06 |
ALINX
,
10G以太网接口
,
Zynq US+ MPSoC
YunSDR小课堂-信号与系统(第67讲)
在第2.2节中，介绍了如何利用ADC将模拟信号转换为数字信号，详见图2.5。虽然这些由0和1组成的数字信号可以通过各种数字信号处理技术进行处理
2026-01-06 |
YunSDR
,
威视锐科技
,
软件定义无线电
高云半导体车规家庭又增新成员，22nm GW5AT-LV60UG225A0成功通过AEC-Q100认证
高云半导体基于 22nm 先进工艺平台打造的车规级 FPGA 产品——GW5AT-LV60UG225A0，成功通过国际公认的汽车电子可靠性标准 AEC-Q100 Grade 1认证。
2026-01-06 |
高云半导体
,
GW5AT-LV60UG225A0
,
AEC-Q100
FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板
本教程介绍如何在 ALINX Artix US+ AXAU25 FPGA 开发板上，通过 Multiboot 实现多个 bitstream 的存储与动态切换，并在配置失败时自动回退至安全镜像（Golden Image）
2026-01-05 |
Multiboot
,
AXAU25
,
Artix US
,
ALINX
FPGA 和 CPLD 到底差在哪？这是新手最容易踩的第一个坑
很多刚接触电子和嵌入式的同学，都会在一个问题上反复纠结：FPGA 和 CPLD 看起来都能“写逻辑”，它们到底有什么区别？我该先学哪个？
2026-01-05 |
FPGA
,
CPLD
YunSDR小课堂-信号与系统(第66讲)
数字信号处理（DSP）始终处于数学复杂性、计算性能和日益增长的移动性前沿，影响着通信、医学成像、雷达、娱乐乃至科学探索等领域。
2026-01-05 |
YunSDR
,
数字信号处理
,
软件定义无线电
使用霍纳法则与定点算术实现多项式运算（VHDL）
在处理器上计算高阶多项式可能极其耗时。例如，未经优化时10阶多项式需要65次乘法和10次加法。假设每次运算仅需1个时钟周期（实际往往更长）
2026-01-04 |
霍纳法则
,
定点算术
,
VHDL
从 JTAG 启动 Zynq UltraScale+ 上的嵌入式 Linux 镜像：详细实战教程
本文则进一步讲解如何在 Zynq UltraScale+ MPSoC 平台上通过 JTAG 逐步启动 Linux，并提供了完整的过程与关键命令。
2026-01-04 |
XilSEM可插错错误类型及log示例
本文对几种错误类型做一下简单介绍，并基于VCK190开发板，熟悉一下发现错误后对应的XilSEM报告。
2026-01-04 |
XilSEM
,
VCK190
,
Versal
基于Vitis Model Composer进行AIE开发
基于Vitis Model Composer进行AI Engine（AIE）开发，核心优势体现在AIE专属优化、开发流程简化、灵活的适配性、高效验证及量产适配等方面
2025-12-31 |
Vitis
,
AI Engine
,
AMD
中科亿海微SiP微系统：以“重构”之力，赋能行业解决方案国产集成化之路
在芯片设计与系统集成领域，单一芯片的性能突破已不再是唯一的追求。如何通过系统级的创新，实现整体方案的最优化，成为行业发展的关键命题
2025-12-31 |
中科亿海微
,
SiP芯片
从 JTAG 启动 Zynq-7000 嵌入式 Linux：使用 XSCT 全流程教程
启动嵌入式系统是任何 FPGA 或嵌入式 Linux 开发流程中最常做、也最关键的一步。很多时候我们依赖 SD 卡、TFTP 或 NFS，但当你无法访问板载存储或以太网时
2025-12-31 |
JTAG
,
Zynq-7000
,
XSCT
Vitis AI 5.1 NPU多实例支持
本文阐述了如何构建包含多个NPU IP实例的VEK280参考设计，及如何用vart_ml_demo和x_plus_ml_app应用程序执行多个模型。
2025-12-30 |
Vitis AI
,
NPU
,
AMD
,
VEK280
AMD EPYC（霄龙）处理器助力电信和网络行业发展
AMD EPYC（霄龙）处理器拥有出色的能效与性价比，可助力电信和网络行业发展。
2025-12-30 |
EPYC处理器
,
AMD
YunSDR小课堂-信号与系统(第65讲)
在现代通信的研究中，模拟与数字领域始终存在显著的二元性。这两个领域均能够高效且高速地进行处理。然而，模拟信号具有近乎无限的精确度，但由于其本质
2025-12-30 |
YunSDR
强强联手！英飞凌 HYPERRAM™ 赋能 AMD FPGA，打造边缘 AI 高效存储新方案
通过将 Spartan™ UltraScale+™ FPGA 与 HYPERRAM™ 存储芯片相结合，可为需要 I/O 扩展和电路板管理功能的应用提供一个稳定的平台。
2025-12-29 |
HyperRAM
,
英飞凌
,
Spartan-UltraScale+
,
边缘AI
FIR滤波器(VHDL实现)
本文详述了用VHDL编写、适用于FPGA的FIR滤波器电路。该组件通过并行接口从用户逻辑读取数据流和滤波系数，并输出滤波结果。
2025-12-29 |
FIR滤波器
,
VHDL
项目开发中常用的Vivado软件调试技巧（三）
在ILA核中，通常使用通过添加Marker线观察信号长度，如图1所示。如果删除Marker线，选中要删除的线然后右键，选择Delete Marker
2025-12-29 |
Vivado
,
软件调试
福晞®软件调试工具介绍 Ⅱ
本文介绍福晞®软件的在线调试工具—— Debugware IP 的添加和手动例化使用方法
2025-12-26 |
福晞软件
,
京微齐力
锁存器中的时间借用
对于基于锁存器的设计，静态时序分析会应用一个称为时间借用的概念。本篇博文解释了时间借用的概念，若您的设计中包含锁存器且时序报告中存在时间借用，即可适用此概念。
2025-12-26 |
锁存器
,
AMD
,
静态时序分析
FPGA 上实现电机矢量控制：一个开源 FOC 项目的硬核解析
今天我们介绍一个硬核开源项目：FPGA-FOC，它使用 Verilog 在 FPGA 上实现了完整的 FOC 电机控制系统。
2025-12-26 |
FPGA 应用
,
电机矢量控制
,
磁场定向控制
SEM IP健康状态检查
SEM IP是一个非常‘安静’的IP。构建的时候，它的逻辑就是独立于用户系统设计的，并用区域约束做了一定的分割。对于它唯一的时钟信号，我们也是建议越独立越好。
2025-12-25 |
SEM IP
,
AMD
,
每日头条
加速机器人及自主系统控制开发——MATLAB/Simulink 驱动先进控制应用（上）
作为机器人控制工程师，你有没有过这样的经历？明明反复调试了多个控制回路的 PID 参数，机器人的动作还是不够稳；机械臂在高速运动时抖动严重，轨迹跟踪总差那么一点；
2025-12-25 |
机器人
,
Matlab
,
Simulink
,
PID控制器
项目开发中常用的Vivado软件调试技巧（二）
本文我们介绍如何从Vivado ILA核将抓取到的数据导出为文件，并通过Matlab软件存为.coe文件。
2025-12-25 |
Vivado
,
Matlab
下载全新 AMD Vivado Design Suite 2025.2 版
AMD Vivado Design Suite 2025.2 版现已推出，不仅支持量产级第二代 Versal AI Edge 系列和第二代 Prime 系列自适应 SoC，还提升了 QoR 以及 Versal 设计的 RTL 灵活性
2025-12-24 |
AMD
,
Vivado 2025.2
把 Vivado 项目放心交给 Git：一篇 FPGA 工程师必读的实战指南
之前分享过一篇文章《FPGA 版本管理三种方式：你会选哪一种？》，评论区很多人都推荐使用Git进行版本管理，今天这篇文章主题就是使用Git进行备份指南。
2025-12-24 |
Vivado
,
FPGA工程师
,
实战指南
AMD 嵌入式开发框架：加速嵌入式开发之旅
AMD 嵌入式开发框架（ EDF ）是一个完整的开源环境，旨在帮助嵌入式工程师基于 AMD 自适应 SoC 高效评估、开发和部署应用。
2025-12-24 |
AMD
,
嵌入式开发
,
EDF
FPGA 专业级开发平台性价比之选，ALINX Artix US+ PCle AXAU25
在 FPGA 选型中，很多工程师会因为需要 16Gbps 的收发器而不得不选购昂贵的 Kintex 系列。但如果你的算法并不需要上百万的逻辑资源，这种为了带宽买逻辑的做法其实是巨大的成本浪费。
2025-12-23 |
ALINX
,
AXAU25
,
Artix UltraScale+
如何在zcu102板卡上实现GEM的fixed-link配置
本文介绍了一种在两块zcu102开发板上实现GEM-GEM直连的一种方法。
2025-12-23 |
ZCU102
,
AMD
,
每日头条
YunSDR小课堂-信号与系统(第64讲)
理解信号的表示方法能够极大提升分析和设计数字通信系统的能力。我们需要多种便捷的数值数学框架来表示实际的射频、基带和噪声。
2025-12-23 |
YunSDR
,
威视锐科技
智能AI，适配您的边缘部署
人工智能（AI）正迅速从数据中心走向现实世界，赋能于工业机器人、自动驾驶汽车，以及智能基础设施等。边缘设备已成为人工智能的新前沿
2025-12-22 |
sensAI
,
人工智能
,
边缘计算
,
莱迪思
Zynq MPSoC上AXI超时模块（ATB）的配置与测试方法
通过本文提供的方法，用户可以有效配置和测试Zynq MPSoC中的AXI超时模块，防止CPU挂死。
2025-12-22 |
Zynq MPSOC
,
AXI
,
ATB
,
每日头条
FINN：FPGA AI 推理新范式 —— 定制化、高性能、量化神经网络编译器框架
FINN 是一个由 Xilinx（现 AMD Research）集成通信与 AI 实验室开源的机器学习框架，它提供了一个端到端的方案，用于探索和实现 量化神经网络（QNN）在 FPGA 上的高效推理加速器
2025-12-22 |
FINN
,
AI推理
,
机器学习
项目开发中常用的Vivado软件调试技巧（一）
在项目中，利用JTAG采样低频数据时，受限于片上BRAM资源，采样的数据深度不能太深；另外，通常会受限于JTAG仿真器时钟也不能设置太低频率
2025-12-22 |
Vivado
,
软件调试
莱迪思凭借边缘人工智能性能、效率和易用性，提升sensAI解决方案套件实力
莱迪思推出最新版莱迪思sensAI™解决方案套件，该套件为更广泛的边缘应用提供了扩展的模型支持、增强的人工智能性能以及更高的部署灵活性。
2025-12-19 |
莱迪思
,
sensAI
,
边缘计算
,
人工智能
从FPGA应用前景视角解读Gartner 2026十大关键技术趋势（下）
本文旨在结合公开资料与典型案例，系统分析FPGA在后5大趋势中的关联度及潜在机遇点，为相关技术布局与产品规划提供参考。
2025-12-19 |
FPGA 应用
,
Gartner-2026
,
中科亿海微
处理MultiBoot升级半程掉电的原理和最基本方法
之前在《一个思路： 缩短MultiBoot流程中的回跳 (Fallback) 时间》中，提到过FPGA无法处理升级Image过程中半程掉电的情形。但是仍然陆续有客户咨询这个问题。
2025-12-19 |
Multiboot
,
UltraScale
YunSDR小课堂-信号与系统(第62讲)
连续时间模拟信号可通过采样和量化转换为离散时间数字信号，其中连续模拟输入信号 xa(t)被转换为离散数字输出信号 x[n]。采样是将连续时间信号转换为离散时间信号的过程
2025-12-19 |
YunSDR
,
威视锐科技
高效数据传输不卡壳！CXL + 压缩技术，凭啥让带宽提升高达 3 倍？
AI、科学计算、海量内存处理……这些硬核工作负载正在不断挑战系统极限。而 FPGA 异军突起，成为了实现高效数据传输的“关键推手”。
2025-12-18 |
CXL
,
Altera
当“能不能替代”不再是问题，国产 FPGA 该如何真正走进产业核心？
在过去很长一段时间里，FPGA 被视为一种“昂贵但灵活”的可编程器件，更多存在于通信设备、军工与高端工业系统中。但进入 2022 年之后，FPGA 的产业定位发生了根本变化
2025-12-18 |
FPGA 应用
,
SA5T-200
,
智多晶
,
首页推荐
182 中的第 1
››
