大规模硬件仿真系统的编译挑战
judy 在 周一, 03/31/2025 - 16:34 提交
本文将详细分析这些步骤中的优化挑战，并提出一些可能的解决方案，以帮助设计者在保证仿真性能的同时，最大限度地减少编译时间。
思尔芯
思尔芯双引擎平台：加速AI应用芯片设计创新
judy 在 周五, 03/28/2025 - 09:29 提交
千亿门级设计复杂度、算法快速迭代带来的研发周期压缩，以及软硬件协同验证的迫切需求。
思尔芯第八代原型验证S8-100全系已获客户部署，双倍容量加速创新
judy 在 周四, 12/19/2024 - 09:31 提交
S8-100搭载了AMD自适应SoC——Versal™ Premium VP1902，单系统等效逻辑门约1亿门，容量较上代产品提升两倍，支持多系统级联
解决验证“最后一公里”的挑战：芯神觉Claryti如何助力提升调试效率
judy 在 周一, 10/28/2024 - 09:36 提交
随着设计复杂性的提升，调试作为验证的“最后一公里”正面临越来越多的挑战。如何有效提升调试效率，已成为行业关注的焦点。
解锁SoC “调试”挑战，开启高效原型验证之路
judy 在 周二, 10/08/2024 - 11:03 提交
本文将探讨设计调试的常见方法，涵盖从简单到复杂的多种调试。
快速部署原型验证：从子卡到调试的全方位优化
judy 在 周日, 09/29/2024 - 15:12 提交
在原型验证过程中，"bring-up" 是一个关键阶段，涉及一系列操作，从硬件配置、基本功能验证到复杂系统的运行调试
AMD ACS圆满落幕：共鉴AMD与思尔芯EDA技术新飞跃
judy 在 周三, 07/24/2024 - 16:14 提交
思尔芯凭借与AMD的长期紧密合作受邀参与此次盛会。思尔芯副总裁陈英仁先生并发表精彩技术演讲。深刻剖析了在当前RISC-V、Chiplet、人工智能及汽车电子等领域蓬勃发展的背景下
大规模 SoC 原型验证面临哪些技术挑战？
judy 在 周三, 06/05/2024 - 17:05 提交
随着ASIC设计变得越来越庞大和复杂，开发周期也日益紧迫，需要左移验证周期。相较于硬件仿真，原型验证变得愈发重要。