跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
Vitis HLS 系列 1：Vivado IP 流程（Vitis 传统 IDE）
这篇博客旨在逐步演示如何使用 Vitis HLS 来创建一个 HLS IP，通过 AXI4 接口从存储器读取数据、执行简单的数学运算，然后将数据写回存储器
2025-04-30 |
Vitis HLS
,
Vivado
,
Vitis
FPGA 大神 Adam Taylor 使用 ALINX VD100（AMD Versal系列）开发平台实现图像处理
这是一块基于 AMD Versal Edge AI 平台的开发板，功能特别强大，可以用来做图像处理、人工智能等各种高阶应用。
2025-04-30 |
Adam-Taylor
,
Versal
,
图像处理
,
ALINX
YunSDR通信小课堂-Versal AI Core专题（第43讲）
本节描述了AI Engine阵列内以及AI Engine Tile和可编程逻辑（PL）之间的数据通信示例。
2025-04-30 |
YunSDR
,
Versal AI Core
,
威视锐
如何使用One Spin检查Vivado Synth的结果（以Vivado 2024.2为例）
根据UG973选择Vivado2024.2版本选择匹配的VCS版本和One Spin，这里Vivado 2024.2 匹配的 OneSpin 360版本是OneSpin 360 (2023.2)和Red Hat 64/ SUSE Linux/ Windows 10 64-bit。
2025-04-29 |
Vivado2024.2
,
Vivado
,
OneSpin
YunSDR通信小课堂-Versal AI Core专题（第42讲）
AI Engine内存模块有32 KB的数据内存，分为八个存储体、一个内存接口、DMA和锁。传入和传出方向都有DMA，每个内存模块内都有一个Locks块
2025-04-29 |
YunSDR
,
Versal AI Core
,
威视锐
Versal Clock Wizard AXI DRP 示例
我们将使用 Clocking Wizard 文档 PG321 中的“通过 AXI4-Lite 进行动态重配置的示例”章节作为参考。
2025-04-28 |
Versal
,
VCK190
,
AMD
YunSDR通信小课堂-Versal AI Core专题（第41讲）
AMD Versal™自适应SoCs将标量引擎、自适应引擎和AI Engine与领先的内存和接口技术相结合，为任何应用提供强大的异构加速功能
2025-04-28 |
YunSDR
,
Versal AI Core
,
威视锐
利用 LSB 纠正技巧对中点值进行收敛舍入的用例
本文包含一个设计示例，该示例使用 DSP58 将中点值收敛舍入到最近的偶数和奇数。
2025-04-27 |
LSB算法
,
DSP
,
首页推荐
YunSDR通信小课堂-Versal AI Core专题（第40讲）
Versal自适应SoCs将标量引擎、自适应引擎和智能引擎与前沿内存和接口技术相结合，为任何应用程序提供强大的异构加速
2025-04-27 |
YunSDR
,
Versal AI Core
使用 PetaLinux 的先决条件指南
本篇文章介绍了在任何平台上使用 PetaLinux 的先决条件。PetaLinux 是一种嵌入式 Linux 软件开发套件 (SDK)
2025-04-25 |
Petalinux
,
AMD
Altera A10 SoC HPS UART 作为数据通讯接口应用的配置与调试
本文介绍了 Altera A10 SoC HPS UART 作为数据通讯接口的应用，重点讲解了波特率配置、分频值计算及实际应用中的调试技巧
2025-04-25 |
Altera
,
UART
,
骏龙科技
智多晶FIFO_Generator IP介绍
FIFO_Generator是智多晶设计的一款通用型FIFO IP。当前发布的FIFO_Generator IP是2.0版本，相比之前的1.1版本主要新增了非等比输入输出数据位宽支持和异步FIFO跨时钟级数配置功能。
2025-04-24 |
智多晶
,
FIFO-IP
YunSDR通信小课堂（第37讲）
OFDM是一种数字多载波调制方法，它允许在无线多径信道上高效、可靠地传输和接收数据。因此，它已成为各种无线通信技术和标准的首选调制方案
2025-04-21 |
YunSDR
,
OFDM
基于瑞苏盈科FPGA解决方案，开启中微子事件探测新篇章！
Hyper-Kamiokande实验是下一代中微子天文台，旨在探索粒子物理学和天体物理学的基本问题
2025-04-18 |
瑞苏盈科
,
FPGA
,
中微子
,
Mercury+ XU8
YunSDR通信小课堂（第36讲）
当使用RFSoC进行原型设计时，通常需要外部无线电组件。例如，可能需要天线来改善信号采集，或者需要外部滤波器来抑制频谱混叠
2025-04-17 |
YunSDR
,
RFSoC
,
SDR
137 中的第 1
››
