技术 | FPGA 开发圈

在 ZCU102 上使用 PS AXI性能监视器（APM）测量 PS内部的DDR 带宽

本文提出了一种基于 PS的AXI 性能监视器（APM）在 ZCU102 开发板上实现的硬件级 PS内部DDR 带宽监控解决方案。

2026-03-13 | ZCU102, APM, Zynq-MPSoC, 每日头条

FPGA仿真环境搭建与使用技巧(I)

今天这篇文章，就给大家把Vivado+ModelSim/QuestaSim仿真环境的全流程讲透，从软件下载、版本选择，到库编译、环境配置，再到 Windows系统卡死的专属解决方案

2026-03-13 | FPGA仿真

ORAN wireless-xorif 硬件演示

本篇博文会为您演示如何生成设计，以及在评估板启动后如何使用 API 来配置 CC 设置。

2026-03-12 | ORAN, ZCU102, ZCU111

FPGA组合逻辑设计技巧分享4

使用关系运算符时，应尽可能保证两个操作数的位宽相等，或者使用unsigned或signed数据类型。

2026-03-12 | FPGA设计, 逻辑设计

AMD Versal™ 自适应 SoC：eMMC 烧录/启动调试检查表（下）

本文中提供的指导信息演示了一种全面的方法用于理解、配置 Versal 中的 eMMC 烧录/启动流程并对其进行故障排除。

2026-03-11 | Versal, eMMC

AMD Versal™ 自适应 SoC：eMMC 烧录/启动调试检查表（上）

本篇博文提供了有关 AMD Versal™ 自适应 SoC 中 eMMC 烧录和启动设置的技巧和指南。它还可用于调试 eMMC 烧录/启动失败。

2026-03-10 | Versal, eMMC

YunSDR小课堂-载波同步(第83讲)

为评估同步性能，可以考虑多个变量。这些变量包括但不限于锁定时间、有效拉入范围及收敛误差矢量幅度。应以满足特定设计需求为目标对这些度量进行平衡

2026-03-10 | YunSDR, 载波同步, 威视锐科技

多 FPGA 系统设计指南：分区、互连与同步的核心策略

本文介绍了多 FPGA 系统设计中的关键问题，包括逻辑分区策略、芯片间互连技术以及跨器件同步机制，并探讨了验证、调试、功耗和系统扩展等工程挑战

2026-03-09 | FPGA设计

YunSDR小课堂-载波同步(第82讲)

经过粗频率校正（CFC）后，仍存在基于所配置分辨率fr的频率偏移。细频率校正（FFC），又称载波相位校正，应当产生稳定星座，以供最终解调使用。

2026-03-04 | YunSDR, 载波同步, 威视锐科技

大模型推理延迟太高？试试基于 FPGA 的 Llama 3.1 8B 推理方案

Achronix 正式推出基于 FPGA 架构的 VectorPath 815 AI 推理设备，专为低延迟场景优化 Llama 3.1 8B 模型推理。

2026-03-03 | 大模型推理, Achronix, AI推理

US+/US GTY如何计算PLL参数

本文将着重介绍 GT PLL 相关参数的计算方法并且通过GT Wizard创建工程验证计算结果。

2026-03-03 | UltraScale+

Xilinx FPGA 输入延迟原语：IDELAYE2 与 IDELAYE3 详解

本文将深度剖析 Xilinx 7 系列（IDELAYE2）与 UltraScale 系列（IDELAYE3）的底层原理，带你彻底攻克输入延迟校准难题。

2026-03-02 | 时序收敛, IDELAYE2, IDELAYE3

YunSDR小课堂-载波同步(第81讲)

接收节点和发送节点通常是两个不同且空间分离的单元。因此，由于杂质、电噪声以及温度差异等自然因素，它们的本振集合之间会存在相对频率偏移

2026-02-28 | YunSDR, 载波同步, 威视锐科技

如何在VHK158上使用PL DDR控制器

本文介绍在VHK158开发板上，如何使用Versal Soft Memory Controller，替代默认的NoC方案。

2026-02-27 | VHK158, Versal, 每日头条

YunSDR小课堂-时序同步(第80讲)

针对发射机与接收机之间的符号时序不匹配，存在多种校正方法。然而，在本章节中我们将探讨三种数字。

2026-02-26 | YunSDR, 时序同步, 威视锐科技

智多晶DSP IP介绍

在现代异构计算架构中，FPGA的可编程逻辑阵列以其高度灵活性著称。但仅靠查找表（LUT）和触发器构成的标准逻辑单元处理复杂算法时

2026-02-26 | 智多晶, DSP, IP核, 异构计算

如何使用APIO 在Linux主机上开发Lattice这块 FPGA开发板？

在本次演示中，我们将展示如何使用 APIO 机制在 Linux 主机上开发该板卡。

2026-02-25 |

基于AMD FPGA的HDMI2.1接口实现

本文将以ZCU106开发板为基础，介绍HDMI2.1的硬件和软件实现，并针对常见调试问题给出解决思路。

2026-02-13 | HDMI 2.1, ZCU106, 音视频传输接口

YunSDR小课堂-时序同步(第79讲)

本文将从稍有不同的角度重新审视该主题，重点关注这些滤波器的实际应用。

2026-02-13 | YunSDR, 时序同步, 威视锐科技

XDMA 多通道传输实战

在实际开发测试中，会出现单通传输正常的情况下多通道传输异常的情况。本文以实际调试时遇到的问题进行总结。

2026-02-11 | XDMA, XC7K325T, 每日头条

使用 Lopper 从系统设备树生成设备树二进制对象

本文将讨论如何使用 Lopper 实用工具为目标处理器生成 DTB。

2026-02-11 | Lopper, 设备树, SDT

YunSDR小课堂-数字通信基础(第78讲)

检测理论，又称信号检测理论，用于区分信号与噪声。基于该理论，我们能够说明改变判决阈值如何影响区分两种或多种情况的能力

2026-02-09 | YunSDR, 数字通信, 威视锐科技

车载应用边缘人工智能系统设计

边缘人工智能（AI）的快速发展，正在改变我们设计、构建以及与机器交互的方式。通过将计算能力部署在更靠近数据产生的终端侧，边缘人工智能摆脱了对云端的依赖

2026-02-06 | 边缘人工智能, HMI, 莱迪思

YunSDR小课堂-数字通信基础(第77讲)

本节将介绍另一种表征和分析调制方案的方法，即采用不同的数学表示：信号向量。

2026-02-05 | YunSDR, 数字通信, 威视锐科技

为什么国产FPGA离不开统一EDA？从安全自主到效率翻倍，一篇说透核心逻辑

对于国产FPGA产业而言，要突破推广瓶颈、实现自主可控，统一FPGA领域EDA平台不仅是关键抓手，更是必由之路。本文将从多个维度探讨统一EDA平台对FPGA推广应用的重要性。

2026-02-04 | EDA工具, FPGA 应用, 中科亿海微

YunSDR小课堂-数字通信基础(第76讲)

衡量数字通信系统性能的常用定量指标之一是误码率概率，即传输的位被错误解码的概率。在评估数字通信系统设计是否满足具体应用的误差鲁棒性要求时

2026-02-03 | YunSDR, 数字通信, 威视锐科技

面向低密度PLD应用的Booth基4乘法器(VHDL实现)

该VHDL模块采用简单的双状态有限状态机(FSM)，通过评估乘积寄存器中的3位分组，并根据这些分组从五种可能的操作中选择其一

2026-02-03 | Lattice, VHDL, PLD

YunSDR小课堂-数字通信基础(第75讲)

相位移键控（PSK）是一种数字调制方案，通过改变或调制参考信号（即载波）的相位来传递数据。任何数字调制方案均使用有限数量的不同信号来表示数字数据。

2026-02-02 | YunSDR, 数字通信, 威视锐科技

YunSDR小课堂-数字通信基础(第74讲)

本文节将重点介绍：将由b位组成的二进制消息m_b映射到一个符号，该符号再用于以振幅和相位的形式定义连续波形的物理特性。

2026-01-30 | YunSDR, 数字通信, 正交振幅调制, QAM

一招破解 FPGA 软错误！智多晶 SED 重磅上线

FPGA器件在使用中可能会受到质子、中子、α粒子等高能粒子的影响。SRAM 存储单元作为FPGA逻辑配置数据的核心载体，一旦遭遇高能粒子的干扰，有一定的概率发生软错误

2026-01-29 | 智多晶, SED-IP

YunSDR小课堂-数字通信基础(第73讲)

为了保护数字传输中的信息不被破坏，有必要引入一定程度的受控冗余，以便抵消数据损坏的影响。因此，信道编码通过在数据传输中引入受控冗余

2026-01-29 | YunSDR, 数字通信, 威视锐科技

Altera FPGA 的 Avalon MM总线接口规范介绍（精简版）

使用Avalon接口能够轻松连接Altera FPGA中的各个组件，从而简化了系统设计。

2026-01-29 | Altera, Avalon总线

YunSDR小课堂-数字通信基础(第72讲)

数字收发器是由一系列数字与模拟处理过程组成的系统，这些过程协同工作，以处理和操作二进制信息。这些处理过程的目的是实现通过某种媒介的数据传输与接收

2026-01-27 | YunSDR, 数字收发器, 威视锐科技

系统资源受限想用FPGA？这几点必须注意！

本文深入探讨了资源受限型应用中FPGA的有效利用策略，以满足行业对高度灵活且特定应用的逻辑需求。

2026-01-27 | FPGA 应用, Agilex-3, Cyclone-V

EDF如何为XSA创建 Yocto Machine并编译加载固件和linux镜像

本文基于v25.11版本介绍如何在EDF开发环境里为zcu102开发板的vivado工程导出的XSA创建Yocto Machine并编译加载固件和linux镜像。

2026-01-26 | EDF, xsa, Yocto-Project, 每日头条

智多晶HQPEP功耗评估表——赋能FPGA设计早期功耗优化

智多晶重磅发布HQPEP功耗评估工具，聚焦FPGA设计早期的功耗评估需求，为工程师打造高效、便捷的功耗优化解决方案。

2026-01-22 | 智多晶, HQPEP, FPGA设计

Lattice ICE40 UltraPlus 开发板（SPRAM 功能演示）

本演示基于 Lattice ICE40 UltraPlus FPGA 开发板开展。演示如何借助下文所示的 FPGA 片内 SB_SPRAM256KA 模块，对片内 SPRAM 执行写入操作。

2026-01-21 | Lattice, SPRAM, ICE40

使用EDF预置Yocto Machine定义来编译加载固件和linux镜像

本文基于v25.11版本简单介绍EDF开发环境的设置流程以及基于预置Yocto Machine定义来编译加载固件和linux镜像。

2026-01-20 | EDF, Yocto-Project

YunSDR小课堂-通信中的概率(第71讲)

为了在频域分析通信系统，通常使用功率谱密度（PSD）S_{XX}(f)来表征信号，该谱由宽平稳随机过程 X(t)的自相关函数R_{XX}(τ)的傅里叶变换获得。

2026-01-20 | YunSDR, 威视锐科技

瑞苏盈科 FPGA：以相控阵技术革新医疗诊断与测试测量效率

相控阵技术就是通过控制阵列中各单元的信号相位，实现电磁波/声波等能量的定向发射、聚焦或波束扫描，无需机械转动。该技术在医疗和测试测量领域均有广泛应用

2026-01-19 | 瑞苏盈科, 相控阵技术, Enclustra

本文提出了一种基于 PS的AXI 性能监视器（APM）在 ZCU102 开发板上实现的硬件级 PS内部DDR 带宽监控解决方案。

如何在VHK158上使用PL DDR控制器

本文介绍在VHK158开发板上，如何使用Versal Soft Memory Controller，替代默认的NoC方案。

XDMA 多通道传输实战

在实际开发测试中，会出现单通传输正常的情况下多通道传输异常的情况。本文以实际调试时遇到的问题进行总结。

EDF如何为XSA创建 Yocto Machine并编译加载固件和linux镜像

本文基于v25.11版本介绍如何在EDF开发环境里为zcu102开发板的vivado工程导出的XSA创建Yocto Machine并编译加载固件和linux镜像。

SEM IP健康状态检查

SEM IP是一个非常‘安静’的IP。构建的时候，它的逻辑就是独立于用户系统设计的，并用区域约束做了一定的分割。对于它唯一的时钟信号，我们也是建议越独立越好。

如何在zcu102板卡上实现GEM的fixed-link配置

本文介绍了一种在两块zcu102开发板上实现GEM-GEM直连的一种方法。

Zynq MPSoC上AXI超时模块（ATB）的配置与测试方法

通过本文提供的方法，用户可以有效配置和测试Zynq MPSoC中的AXI超时模块，防止CPU挂死。

SystemC 仿真库的编译

AMD Vivado™ 设计套件以文件和库的形式提供仿真模型。仿真库包含器件和 IP 的行为和时序模型。编译后的库可供多个设计项目使用。