技术

本期主要介绍智多晶DDR Controller的常见应用领域、内部结构、各模块功能、配置界面、配置参数等内容。

今天分享一个基于复旦微FMQL20S400M四核ARM Cortex-A7（PS端）+FPGA可编程逻辑资源（PL端）异构多核SoC处理器的B码对时案例，开发环境如下

在时域信号处理的世界里，将信号分解成正弦波的和一直是前进的方向。原因很简单。如果一个正弦波被输入到一个线性系统，那么输出就是一个完全相同频率的正弦波

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文主要从应用的角度出发，介绍一下，如何使用SEM IP。

从时域到频域的转换的简单描述如图3.14所示。离散傅里叶变换（DFT）通常以更有效的形式实现为快速傅里叶变换（FFT）