跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
第三代Zynq RFSoC器件射频数据转换器应用-时钟设计
Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台,在一款芯片内集成射频直采数据转换器、单芯片软决策前向纠错核(SD-FEC)
2025-02-07 |
Zynq-RFSoC
,
数据转换器
,
时钟设计
,
ZCU216
YunSDR通信小课堂(第17讲)
我们经常用复信号的方式来表示接收机中的信号,即一个同时包含实部和虚部的信号。这些信号被称为分析信号,即仅用于分析目的的信号表示
2025-02-07 |
YunSDR
,
威视锐
解密逻辑单元与 CoreScore 得分的关系
FPGA 通过查找表 (LUT) 实现逻辑功能。这些 LUT 类似于真值表或卡诺图 (Karnaugh map),FPGA 可以通过组合多个 LUT ,来实现几乎任何你所需的逻辑功能。
2025-02-06 |
查找表
,
Altera
,
FPGA
智多晶DDR Controller介绍第二期
最后一期我们主要介绍智多晶DDR Controller使用时的注意事项。
2025-01-27 |
智多晶
,
DDR-Controller
YunSDR通信小课堂(第16讲)
Danielson和Lanczos描述了一种利用DFT的周期性来减少计算需求的方法,即减少计算DFT所需的复乘子的数量。
2025-01-27 |
YunSDR
,
威视锐
智多晶DDR Controller介绍第一期
本期主要介绍智多晶DDR Controller的常见应用领域、内部结构、各模块功能、配置界面、配置参数等内容。
2025-01-23 |
智多晶
,
DDR-Controller
YunSDR通信小课堂(第15讲)
周期波形的傅里叶级数包含基频的谐波。我们可以使用如图4.14右侧所示的频率幅值图来绘制时域波形的谐波
2025-01-22 |
YunSDR
,
频谱分析
,
威视锐科技
必看!基于ARM+FPGA SoC国产平台的B码对时,破解电力授时难题
今天分享一个基于复旦微FMQL20S400M四核ARM Cortex-A7(PS端)+FPGA可编程逻辑资源(PL端)异构多核SoC处理器的B码对时案例,开发环境如下
2025-01-22 |
FMQL20S400M
,
B码对时
,
创龙科技
SEM IP应用--调试篇
前面我们介绍了IP核配置和调用的相关注意事项,现在我们基于Zynq7020实际上板看看调试的一些细节。
2025-01-21 |
Zynq7020
,
SEM-IP
YunSDR通信小课堂(第14讲)
在时域信号处理的世界里,将信号分解成正弦波的和一直是前进的方向。原因很简单。如果一个正弦波被输入到一个线性系统,那么输出就是一个完全相同频率的正弦波
2025-01-21 |
YunSDR
,
傅里叶
小尺寸FPGA如何发挥大作用
小型FPGA广泛应用于各种设备、应用和行业,因为它们能够可靠地执行对许多不同类型智能系统的快速运行至关重要的关键功能
2025-01-20 |
FPGA
,
莱迪思
,
Nexus-2
AIE PLIO 简介
AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer
2025-01-17 |
PLIO
,
AMD
,
每日头条
YunSDR通信小课堂(第13讲)
如前所述,可以通过对信号进行采样和量化来将连续时间模拟信号转换为数字等效信号,与这些操作相关的关键参数是采样率和量化器中使用的量化位数。
2025-01-17 |
YunSDR
,
威视锐
SEM IP应用--配置篇
本文主要从应用的角度出发,介绍一下,如何使用SEM IP。
2025-01-15 |
SEM
,
AMD
Versal器件Advanced Flow概览
本文介绍了 Versal 的Advanced Flow,这是 Vivado 2024.2 版本提供的一套新的布局布线功能。
2025-01-10 |
Versal
,
Advanced-Flow
,
AMD
,
每日头条
1
2
3
…
下一页
末页