FPGA 10G 以太网实现——基于 Zynq US+ Z7-P 开发板+FH1223 子卡
judy 在 周二, 01/06/2026 - 17:00 提交
本教程基于 ALINX Zynq US+ MPSoC开发板 Z7-P+万兆以太网FMC子卡 FH1223,在 Xilinx 2020.1/PetaLinux 2020.1 开发环境下,完整演示如何在 Linux 系统中实现万兆以太网接口

本教程基于 ALINX Zynq US+ MPSoC开发板 Z7-P+万兆以太网FMC子卡 FH1223,在 Xilinx 2020.1/PetaLinux 2020.1 开发环境下,完整演示如何在 Linux 系统中实现万兆以太网接口

本教程介绍如何在 ALINX Artix US+ AXAU25 FPGA 开发板上,通过 Multiboot 实现多个 bitstream 的存储与动态切换,并在配置失败时自动回退至安全镜像(Golden Image)

在 FPGA 选型中,很多工程师会因为需要 16Gbps 的收发器而不得不选购昂贵的 Kintex 系列。但如果你的算法并不需要上百万的逻辑资源,这种为了带宽买逻辑的做法其实是巨大的成本浪费。

此次交流强化了 ALINX 与 AMD 的战略纽带。未来,双方将继续聚焦FPGA与异构计算前沿,携手推进在高性能计算、医疗影像、工业视觉、自动驾驶等领域的方案创新与生态共建

在高速光链路验证、5G/6G 基带原型、或复杂测试测量系统中,工程团队常常面临“链路跑不满速、算法跑不动、系统验证周期长”的困境。

AXU2CGB-I 是一款基于 AMD Zynq UltraScale+ MPSoC XCZU2CG 的高性能 AI FPGA 开发平台,它在架构、存储配置与接口资源上进行了高规格设计

ALINX 基于 FPGA/SoC 的 SoM核心板以强大的并行处理能力与低延迟特性,为 AI 推理与机器学习终端提供算力支撑,助力边缘设备实现更高效、更灵活的智能决策。

本文介绍如何在 Verilog 代码中例化 PLL IP 核,编写 Verilog 仿真测试平台(Testbench),最后通过 JTAG 将设计烧录到实际的开发板。

研究者通过 27 块 ALINX AX7201 开发板构建了一个 3x3x3 的 MD 集群,每一块开发板都作为 MD 集群中一个独立的计算节点,共同构建了可扩展的分子动力学模拟系统

AC7Z020 被用于 AcubeSAT 卫星的通信子系统——SatNOGS 通信板之上。它是SatNOGS 通信板的核心组件,提供强大算力,为任务所需的复杂数字信号处理任务