没有云端也能跑完整AI？看看FPGA+SoC怎么玩边缘AI这几年很热。但如果站在工程师的角度看，一个模型能够在开发板上跑起来，距离真正做成产品，其实还差得远。摄像头采集的数据怎么处理？不同AI模型怎么衔接？推理任务哪些交给CPU，哪些放到FPGA？ 
FMC为何成为FPGA生态的“万能扩展接口”？在FPGA行业，有一个接口标准已经存在了十多年。它不像FPGA芯片那样经常成为新闻焦点，也不像AI加速器那样受到资本追捧，但几乎贯穿了大量高性能FPGA系统设计。 
AMD开源 Mini-ISP：FPGA图像处理又多了一个开源选择最近，AMD 在 GitHub 上公开了一个名为 Mini-ISP 的项目。这是一个采用 Verilog RTL（SV） 实现、完全运行在 FPGA 可编程逻辑（PL）中的轻量级 ISP（Image Signal Processor）。 
FPGA小课堂-使用DDR4控制器实现多通道数据读写（20)在本章节，我们使用两个通道同时储存两种波形，由于每次突发只能传输256个数据，那么每个通道传输10次写突发，共2560*2个数据，这样将这5120个数据存储进DDR4中。 
Crosslink-NX应用连载（15）：多摄像头采集、聚合和GMSL2远程传输设计今天分享一个MIPI多摄像头聚合和GMSL2远传的小设计，把基于VC（VCX）的多路MIPI MUX和GMSL2远传整理在一起来聊 
第二代 AMD Versal™ AI Edge 系列硬化 ISP：支持 12 路传感器输入第二代 AMD Versal AI Edge 系列图像信号处理器采用拼块配置，每个拼块包含 2 个 ISP 实例，至多能够支持 5 个不同分辨率和帧率的传感器输入，每个拼块的总数据速率为 1200 MP/s。 
FPGA小课堂-使用DDR4控制器实现多通道数据读写（19)上一节我们使用dds生成了两个通道的波形数据，在这一节中，我们需要将dds生成的波形数据存储到ddr4中，在存储过程中，每次突发只能最多传输256个数据，并且如果使用dds产生双通到数据 
成本优化型 FPGA 也能构建完整 4K 视觉处理链路？Agilex® 3 给出答案该设计基于 Agilex® 3 构建了一条完整且实用的“从传感器到显示”的视觉处理链路，展示了功耗与成本优化型 FPGA 是如何通过 MIPI CSI-2 接口接收 4K 图像流 
基于 ROCm™ 在 AMD Radeon™ 集成 GPU 上进行实时视觉语言推理视频展示了在 AMD Radeon™ 集成 GPU 上运行的实时视觉语言推理流程，重点体现了在高能效嵌入式平台上实现多模态 AI 的能力。 
打破内存瓶颈：选择第二代 AMD Versal Premium MoP 的五大理由了解封装上内存如何帮助工程师构建从云端到边缘的紧凑型高带宽系统，同时降低设计复杂性、加快产品上市进程，并实现长期工业级可靠性。 
国产异构 FPGA PV65 ｜ 硬核 PCIe Gen3 高速图像采集解决方案落地京微齐力飞马系列PV65，是专为 AI 视觉打造的国产异构 FPGA 芯片，搭载硬核 PCIe Gen3 控制器与独立 Cortex-M3 MCU，实现 FPGA 可编程逻辑与微控制器的异构协同。 
StradVision 借助 AMD 自适应 SoC 加速下一代汽车安全 AI 感知StradVision 选择了第二代 AMD Versal AI Edge 自适应 SoC，充分利用其高性能 NPU 和自适应逻辑的独特组合。该硬件使公司能够在加速深度学习推理的同时，保持对多摄像头配置和部署环境的灵活性。 
Crosslink-NX应用连载（14）：驱动CH346C传输数据今天分享一个小设计：就是使用CH346C这颗USB2.0桥接SPI Slave FIFO（40Mbps）的芯片与计算机通信，当然也连带其高速串口功能（最高15Mbuad/s）。 
IC Coder与京微齐力正式达成合作，共建国产 FPGA AI 原生开发生态双方将围绕国产 FPGA 器件适配、AI 原生研发能力与开发生态协同持续推进合作，共同探索更易用、更高效、更贴近真实工程的 FPGA AI 原生开发路径。 
FPGA小课堂-使用DDR4控制器实现多通道数据读写（18)在之前已经使用interconnect IP 实现了DDR4的多通道读写功能，接下来为了更能接近实用性和更直观的展现多通道读写的功能，使用DDS IP 核生成两组正弦波信号 
