Microchip 推出面向 PolarFire® FPGA 的 EtherCAT® 和 TSN 工业网络解决方案Beckhoff EtherCAT IP支持10/100/1000 Mbps速率的EtherCAT连接，Microchip TSN方案基于IEEE 802.1 时间敏感网络标准，可实现1Gbps以太网确定性传输 
从成熟 AV over IP 到开放 IPMX｜北格逻辑 ST 2110 IP Suite该套件面向基于 FPGA／SoC 的音视频设备，提供 JPEG XS 压缩视频与 PCM 音频的实时网络收发能力，为客户在自身产品中集成 IPMX 媒体传输功能提供核心 IP 与配套支持。 
破局亿门级！紫光同创PG3T1300斩获“中国芯”大奖，铸就国产FPGA新丰碑紫光同创Titan-3系列旗舰产品——PG3T1300高性能FPGA芯片，凭借全栈自主创新能力、极致产品性能与显著产业化价值，成功荣获“优秀技术创新产品”奖。 
FPGA AI 助手实战指导教程——写给一线工程师的上手手册本文从一线 FPGA 工程师视角，讲清楚这些助手到底是什么、怎么选、怎么搭建环境，以及时序收敛、HLS 移植、查文档写约束调试三大高价值场景的正确用法和红线守则，附四周上手路线图。 
闭环验证：AMD Vitis™ 硬件在环仿真，让真实场景验证更智能、更高效AMD Vitis™ 硬件在环仿真（Vitis HIL）通过在真实硬件上以全速运行设计，同时系统其余部分则由可控的软件模型模拟，负责生成激励并分析结果。开发者可以通过这种方式检查性能问题和时序偏差 
AI都会写Verilog了，FPGA工程师靠什么吃饭？过去，评价一名FPGA工程师的能力，往往有一套相对直观的标准：Verilog写得熟不熟，状态机设计得好不好，AXI协议懂不懂，Vivado用得怎么样。 
从传感器到洞察：可投入量产的单芯片边缘 AI，业经验证第二代 Versal AI Edge 系列在一个平台上融合了实时传感器处理、高能效 AI 推理和高性能嵌入式计算，在简化系统设计的同时，实现高性能和高效率。 
Altera 发布 Agilex® 2X：打造面向未来智能系统的完整 FPGA 与 SoC 产品组合Agilex® 2X 旨在为客户提供统一的平台，既能满足复杂数字 AI 及航空航天系统对性能和集成密度的严苛要求，又能够扩展至智能边缘应用所需的低功耗、小尺寸部署需求。 
800MB/s！瑞士外企教你FPGA高速数据采集如何实现800MB/s持续数据记录，FPGA如何兼顾高速采集、缓存管理与SSD存储？从硬件架构到软件协同，拆解高速测试测量系统的设计思路，看FPGA模块化方案如何缩短开发周期，加速产品落地。 
VSCode or Trae 如何一键安装 ROSS 开发环境？前面2篇介绍了claude code 和 codex 安装ROSS 开发环境，这次分享如何在常用的VSCode 和 Trae IDE中安装，需要先安装codebuddy 插件。 
车规级 AMD Spartan™ UltraScale+™ XA FPGA：兼顾高 I/O、低功耗与长期可靠性AMD 全新推出的 Spartan™ UltraScale+™ XA FPGA 兼具成本优化和高 I/O 优势，可助力汽车设计师快速应对挑战，以低成本、高能效和现代安全特性构建摄像头和激光雷达系统。 
Vivado Design Timing Summary 中 TNS / THS / TPWS 与失败端点的计算方法Vivado 的 Design Timing Summary 会分别为 setup、hold 和 pulse width 报告一项 Worst slack（WNS / WHS / WPWS）、一项 Total slack（TNS / THS / TPWS），以及 Total Failing Endpoints 
Codex 如何安装 AMD FPGA 开发助手 ROSS？上一篇介绍了claude code 安装AMD FPGA 开发助手 ROSS，今天分享一下 codex 安装ROSS 开发环境，看完就会，很简单。 
在设计中使用 AMD Vitis™ 硬件在环（Vitis HIL)，让验证更迅捷Vitis HIL 并非取代现有仿真流程，而是在需要更高速度、更大规模或希望在平台集成前提高验证可信度时，提供真实硬件级验证 