跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
工业视频应用进入“超高速时代”：100Gbps背后意味着什么？
中科亿海微推高集成SoC：国产FPGA开始进入“系统时代”
FPGA领域一个被忽视了几十年的问题：HDL 到底算不算软件？
Vivado Block Design 提示IP升级，如何跳过？
在Vivado Block Design里遇到IP核升级提醒时，如果不想升级，完全可以通过设置“锁定”的方式来跳过它。
2026-05-27 |
Vivado
AMD Versal 自适应 SoC 设计的系统级验证加速渐进式方案
AMD Versal 自适应 SoC 为开发者提供了一种异构计算架构，将可编程逻辑（ PL ）、AI 引擎以及高性能处理系统集成于单一器件之中
2026-05-27 |
Versal
,
硬件仿真
,
Vitis
YunSDR小课堂-Versal Al Engine 开发指南(第98讲)
本教程介绍了使用AI引擎和PL内核的裸机主机应用程序的完整端到端流程。本教程基于2025.1 Vitis统一软件平台。
2026-05-27 |
YunSDR
,
Versal Al Engine
,
威视锐科技
深度解析智多晶Sealion 2000系列：国产芯片新标杆的硬核实力
为一款低成本、低功耗、即时启动且高可靠性的非易失性可编辑逻辑器件，它兼容主流封装，并提供多样化的容量选择，使其广泛适用于通讯、工业、医疗等多个领域。
2026-05-26 |
智多晶
,
Sealion-2000
,
国产FPGA
AI加速器：AI算法运算与应用加速引擎
当我们应用AI聊天机器人、AI大模型时，这背后需要足够的算力支撑，本文就来聊聊背后的AI硬件设备的底层逻辑，通过复杂的底层运输展现出强大的应用服务。
2026-05-26 |
AI加速器
,
AI大模型
YunSDR小课堂-零强制均衡器(第97讲)
假设接收机采用以下离散时间模型：其中，wk为白化滤波器的输出信号，fk为白化滤波器的冲激响应，nk为功率谱密度为N0的白化噪声信号。
2026-05-26 |
YunSDR
,
零强制均衡器
,
威视锐
AMD FPGA文档如何高效查找？
无论你是 FPGA 入门学习者，还是资深硬件开发工程师，这套官方资源都是进阶路上不可或缺的工具，建议直接收藏，常备用！
2026-05-25 |
FPGA文档
,
AMD-FPGA
Versal Gen2连载第八篇--开普勒KPL3858 MIPI C-PHY接口的介绍和测试
本文介绍了MIPI C-PHY的技术原理及其与D-PHY对比，重点说明了Versal Gen2 X5IO Bank对C-PHY的原生支持机制，包括Octad结构、C-PHY管脚映射规则（BIT0/1/2和BIT4/6/7）以及嵌入式时钟恢复特性。
2026-05-25 |
Versal Gen2
,
KPL3858
,
MIPI-C-PHY
,
每日头条
新左移：以FPGA原型验证为“决策透镜”，加速RISC-V IP精准选型
“新左移”理念的核心，是在芯片设计流程中影响最大、成本最低的早期阶段，就最大限度地识别并降低技术风险。通过将FPGA原型验证前置到架构探索与IP选型阶段
2026-05-25 |
FPGA原型验证
,
RISC-V
GTM 线速率为 106.25 Gb/s 时如何选择激活 DCMAC 偶数通道或奇数通道
本文解释了当 DCMAC 线速率为 106.25 Gb/s 时，如何选择偶数活动通道或奇数活动通道。
2026-05-22 |
DCMAC
,
Versal
Agilex® 7 FPGA 面向 AI 与云基础设施实现线性可插拔光模块（LPO）
构建更高效的 AI 与云基础设施，需要细致审视数据通路中每个组件的作用。结合行业分析与近期标准化工作，线性可插拔光模块（LPO）正成为高速互联领域备受关注的核心创新技术。
2026-05-22 |
Agilex-7
,
光模块
,
Altera
YunSDR小课堂-MATLAB与Simulink入门(第96讲)
系统对象是MATLAB中类的特化，定义了一组特定的方法，使初始化、运行时操作和资源释放过程更加简便。
2026-05-22 |
YunSDR
,
Matlab
,
Simulink
原型验证的Debugger：筑牢流片前“最后一道防线”
hsDebugger工具支持最多16片FPGA的并行调试，即同步抓取16片FPGA中的数据，且16片波形数据在同一窗口中显示，对用户完全透明，可把16片当成一个整系统对待，简化用户调试流程。
2026-05-21 |
原型验证
,
Debugger
,
亚科鸿禹
西门子硬件辅助验证针对可扩展智能体 AI 完成 Arm AGI CPU 验证
西门子与 Arm 合作，为 Arm® AGI CPU 提供验证支持，并验证其在下一代代理式 AI 工作负载下的性能，助力打造可扩展、可投入生产的基础设施。
2026-05-21 |
西门子
,
硬件辅助验证
,
AI智能体
YunSDR小课堂-MATLAB与Simulink入门(第95讲)
本节介绍了查找误差的一般方法，以及利用自动代码分析功能检测MATLAB代码中可能的改进点。特别介绍位于编辑器中的MATLAB调试器功能，以及等效的命令窗口调试功能。
2026-05-21 |
YunSDR
,
Matlab
,
Simulink
向 1 GHz 冲刺：Agilex® 7 刷新 FPGA 性能上限
对很多 FPGA 设计人员来说，真正难的从来不是“芯片能不能跑得快”，而是当设计越来越复杂时，系统还能否顺利完成时序收敛。
2026-05-21 |
Agilex-7
,
FPGA设计
,
Altera
《我与瑞苏盈科板卡的开发故事》征文活动
诚挚邀请每一位使用过瑞苏盈科开发板的工程师、开发者与合作伙伴，一起记录：那些发生在板卡之上的“真实开发故事”。
2026-05-20 |
瑞苏盈科
,
FPGA板卡
,
每日头条
,
Enclustra
工业视频应用进入“超高速时代”：100Gbps背后意味着什么？
基于Mercury+ PE3的工业视频平台，正在推动高速视频系统向边缘实时计算演进。
2026-05-20 |
工业视频
,
瑞苏盈科
,
Mercury+ PE3
,
首页推荐
AMD Spartan UltraScale+: 值得信赖的 FPGA，关键指标表现优异
AMD Spartan UltraScale+ FPGA 旨在通过一颗器件即能够提供更高性能、更低功耗、更小的占用面积以及现代应用所需的多种外设。
2026-05-20 |
Spartan UltraScale+
SALELF®系列第五代FPGA产品性能详解
EF5系列采用55nm低功耗工艺，容量密度覆盖2.5K至15K LUTs。在服务器热插拔、工业设备在线维护等场景中，EF5的IO状态保持（StateHold）功能让用户在逻辑升级期间保持IO状态不变
2026-05-20 |
SALELF
,
安路科技
,
国产FPGA
Versal Gen2连载第七篇--开普勒KPL3858 USB3.2及USB2.0接口的介绍和性能测试
本文将详细介绍USB各代规格演进、Versal Gen2 USB硬件架构、KPL3858板卡USB电路设计、Vivado配置方法，以及USB实际性能测试结果。
2026-05-19 |
Versal Gen2
,
KPL3858
,
USB接口
一图了解SALPHOENIX®1P系列FPGA
PH1P系列FPGA是安路科技推出的“凤凰”系列全新平台产品，包含35K~100K LUTs、丰富的高速IO、DDR2/3/4与LPDDR4存储接口和丰富的IP资源。
2026-05-19 |
SALPHOENIX
,
安路科技
,
PH1P
,
国产FPGA
为什么 DO-254 不是技术手册，而是设计保证指南
很多工程师第一次真正去看 DO-254 时，都会有一种很自然的期待：它应该告诉我硬件应该怎么设计；它应该告诉我 FPGA 开发到底该怎么做；
2026-05-19 |
DO-254
“智引未来”安路科技AEC FPGA技术峰会深圳站精彩回顾
本次峰会聚焦FPGA前沿技术与应用，重磅发布全新量产器件，深度分享创新应用方案与实战经验，吸引了近500位行业专家与企业代表齐聚一堂，共同见证国产FPGA的蓬勃生长。
2026-05-18 |
安路科技
,
国产FPGA
如何从代码层面降低布线拥塞（三）？
不合理的模块划分，会导致工具无法有效规划布局，引发逻辑过度集中，或者跨区域的长布线。
2026-05-18 |
FPGA布线
安路科技用“场景化FPGA”撕开高端市场
过去，FPGA高端应用市场主要被国外厂商垄断，但是现在，通过深入挖掘客户需求，并通过理解场景诉求，安路科技的FPGA正在蚕食传统上很多国外厂商垄断的高端市场，如通信、数据中心、汽车等。
2026-05-18 |
安路科技
AI Engine + PL + 软件协同太复杂？AMD 给出新验证路径
AMD 正以渐进式验证路径，解决 Versal 异构 SoC 系统级验证复杂度难题。
2026-05-18 |
AI Engine
,
Versal
,
硬件仿真
中科亿海微推高集成SoC：国产FPGA开始进入“系统时代”
中科亿海微推出EQ6S7010，高集成SoC加速国产FPGA迈向系统级应用时代。
2026-05-15 |
中科亿海微
,
亿海天剑
,
EQ6S7010
,
首页推荐
智能体引发EDA范式革命，合见工软详解全流程自治与架构革新
随着智能体AI深度融入IC设计体系，合见工软的智能体UDA 2.0，已经从“Level 2：对话式 LLM 辅助工具”，演进到“Level 4：Agent 工作流 - 自主设计者”。
2026-05-15 |
智能体
,
EDA仿真
,
合见工软
,
UVHS-2
YunSDR小课堂-MATLAB与Simulink入门(第96讲)
系统对象是MATLAB中类的特化，定义了一组特定的方法，使初始化、运行时操作和资源释放过程更加简便。
2026-05-15 |
YunSDR
,
Matlab
,
Simulink
如何从代码层面降低布线拥塞（一）？
FPGA工具层面的设置只是临时缓解拥塞的手段，而代码层面的优化是从根源上减少互连需求，彻底解决拥塞问题，同时不会牺牲设计的性能。这里分享一些代码优化方法。
2026-05-15 |
FPGA工具
,
全局复位
,
FPGA布线
FPGA领域一个被忽视了几十年的问题：HDL 到底算不算软件？
FPGA 行业里，存在一个延续了很多年的奇怪现象，软件工程师普遍不愿碰 HDL，而 FPGA 工程师则长期坚持一种观点：HDL不是软件。
2026-05-14 |
HDL
,
FPGA开发
,
首页推荐
Unico 利用 AMD FPGA 开发电池测试系统
Unico 深耕工业驱动控制，借力 AMD FPGA 搭建测试方案，布局电车电池、油气、储能多领域市场。
2026-05-14 |
Unico
,
电池测试系统
,
Spartan UltraScale+
,
电机控制
空间架构赋能 Altera FPGA，加速边缘 AI 推理
Altera 正式推出了 FPGA AI 套件 2026.1.1 版本，并带来了全新的空间编译模式。该模式能够为特定模型生成专用的 RTL，让 AI 推理输入流在专属通道中高效运行。
2026-05-14 |
Altera
,
边缘AI
,
RTL仿真
,
AI推理
一颗10W小模块，为什么能撑起Physical AI的未来？
过去几年，AI 行业最热闹的战场，一直在云端。更大的模型、更高的参数量、更强的 GPU 集群，几乎定义了整个 AI 产业的话语权。
2026-05-13 |
Physical AI
,
Lynx-SAI50
,
瑞苏盈科
,
首页推荐
如何利用Vivado 识别布线拥塞？
Vivado 提供了多种工具来识别拥塞的位置、类型和严重程度，今天来聊一聊这些方法。
2026-05-13 |
Vivado
,
FPGA布线
AMD Versal Prime VM2152：性能与能效的理想平衡点
当今的网络与高速测试系统正在不断逼近高数据吞吐能力的极限。这给工程师带来了巨大挑战：在不增加板卡尺寸或功耗预算的情况下，如何以更高速度传输更多数据？
2026-05-13 |
Versal Prime
,
VM2152
AI说它能写芯片，验证工程师笑了
芯片行业这几年被AI带动得很热，一个反复出现的说法是：未来可以从规格直接生成硬件，甚至不需要懂RTL、不需要懂架构，只要描述需求，AI就能完成设计。
2026-05-12 |
验证工程师
,
AI芯片
,
每日头条
,
芯片验证
Tandem PCIe 在 UltraScale+ Windows 驱动适配问题分析
在实际项目中， Windows 驱动适配过程中需要注意一个兼容性问题。本文对该问题进行简要分析，并给出解决建议，供相关开发人员参考。
2026-05-12 |
Tandem PCIe
,
UltraScale+
,
每日头条
YunSDR小课堂-MATLAB与Simulink入门(第95讲)
MATLAB广泛应用于所有应用数学领域，以及大学教育与科研和工业界。MATLAB代表矩阵实验室，软件核心基于向量和矩阵构建。
2026-05-12 |
YunSDR
,
Matlab
,
Simulink
189 中的第 1
››
