FPGA 开发圈 | 电子创新网

FPGA 加速 AI：为多模光纤解复用铺路下一代通信

随着 AI、海量数据分析以及云计算带来的全球数据流量呈指数级增长，当前广泛部署的单模光纤（SMF）通信网络正逐渐逼近其香农容量极限

2026-03-06 | FPGA加速, 多模光纤

Agilex™ 3 AI 开发加速指南正式上线！

继 Agilex™ 5 和 7 之后，Altera 推出了针对 Agilex™ 3 的 AI 设计指南，为开发者提供清晰的逐级指引

2026-03-06 | Agilex-3, Altera

GPU推理利⽤率不⾜10%？FPGA如何破解⼤模型推理困局

今天我们用技术视角深度解读：为什么FPGA能做到这些？GPU在LLM推理上遇到了哪些系统性问题？

2026-03-05 | Achronix, AI推理, GPU

Alchitry Au 现场可编程门阵列（FPGA）演示

Alchitry Au FPGA 是一款性能出色的开发板，搭载赛灵思 Artix 7 XC7A35T-1C FPGA，拥有超 33000 个逻辑单元与 256MB 的 DDR3 随机存取存储器

2026-03-05 | Alchitry-Au, Artix 7, DigiKey

发力物理 AI：Altera 以 FPGA 创新，赋能机器人及边缘场景

在 2026 国际嵌入式展 (Embedded World 2026) 上，Altera 将展示 Agilex™ FPGA 如何专为物理 AI (Physical AI) 系统的实时处理需求而设计。

2026-03-05 | Altera, 机器人, Agilex, 物联AI

YunSDR小课堂-载波同步(第82讲)

经过粗频率校正（CFC）后，仍存在基于所配置分辨率fr的频率偏移。细频率校正（FFC），又称载波相位校正，应当产生稳定星座，以供最终解调使用。

2026-03-04 | YunSDR, 载波同步, 威视锐科技

AMD VEK385 评估套件助力快速启动第二代 Versal AI Edge 系列设计

AMD VEK385 评估套件为评估第二代 AMD Versal AI Edge 系列 XC2VE3858 器件提供了一条快速、功能丰富且可扩展的途径。

2026-03-04 | VEK385, XC2VE3858

边缘人工智能机遇将于2026年成为现实

谈及行业预测，有时需要大胆预判，而有时答案却显而易见。2026 年，人工智能、生成式人工智能以及智能体人工智能无疑将继续成为推动科技行业发展的关键热词。

2026-03-04 | 边缘人工智能, 莱迪思

大模型推理延迟太高？试试基于 FPGA 的 Llama 3.1 8B 推理方案

Achronix 正式推出基于 FPGA 架构的 VectorPath 815 AI 推理设备，专为低延迟场景优化 Llama 3.1 8B 模型推理。

2026-03-03 | 大模型推理, Achronix, AI推理

US+/US GTY如何计算PLL参数

本文将着重介绍 GT PLL 相关参数的计算方法并且通过GT Wizard创建工程验证计算结果。

2026-03-03 | UltraScale+

DO‑254 鲁棒性测试到底应该怎么做？

如果说前面的物理测试是在证明“它能正常工作”，那么鲁棒性测试要证明的是： ——当一切不正常时，它依然是安全的。在 DO‑254 DAL‑A 项目中，鲁棒性测试不是“加分项”，而是硬门槛。

2026-03-03 | DO‑254, 鲁棒性测试

NDT工业无损检测 | 瑞苏盈科FPGA核心板让工业从此不会“看走眼”！

基于Enclustra FPGA核心板的系统能够实时处理多路超声波、X射线或热成像数据，检测速度提升可达传统方法的数倍

2026-03-02 | 瑞苏盈科, NDT, 工业检测

Xilinx FPGA 输入延迟原语：IDELAYE2 与 IDELAYE3 详解

本文将深度剖析 Xilinx 7 系列（IDELAYE2）与 UltraScale 系列（IDELAYE3）的底层原理，带你彻底攻克输入延迟校准难题。

2026-03-02 | 时序收敛, IDELAYE2, IDELAYE3

AI给FPGA开发带来的挑战与机遇

春节不仅是辞旧迎新的节点，也是信息汇聚、思想碰撞的时刻。在这个假期里，关于AI与FPGA的讨论不绝于耳，有些想法，想借此机会与一直关注我们的朋友们分享。

2026-03-02 | AI, FPGA开发, 北格逻辑

YunSDR小课堂-载波同步(第81讲)

接收节点和发送节点通常是两个不同且空间分离的单元。因此，由于杂质、电噪声以及温度差异等自然因素，它们的本振集合之间会存在相对频率偏移

2026-02-28 | YunSDR, 载波同步, 威视锐科技

以 Altera 可编程解决方案，驱动下一代 5G‑A 与 6G 宽带射频加速演进

Altera 通过让主流射频平台与其 FPGA 及 Open RAN 参考方案顺畅对接，助力通信服务提供商更快推进 5G-A 部署、提前验证 6G 架构原型，并拓展到卫星、机载连接等新兴非地面网络应用。

2026-02-28 | Altera, MWC 2026, Agilex-7

第二代 AMD Kintex UltraScale+ FPGA 疾速性能，脱颖而出

第二代 Kintex UltraScale+ FPGA 采用先进连接技术，具有兼容更高带宽的全新存储器接口，同时内置增强的安全功能，可助力打造性能出色且稳定的强大平台

2026-02-28 | Kintex UltraScale+, AMD

如何在VHK158上使用PL DDR控制器

本文介绍在VHK158开发板上，如何使用Versal Soft Memory Controller，替代默认的NoC方案。

2026-02-27 | VHK158, Versal, 每日头条

KRS（Kria Robotics Stack）：Zynq / FPGA 机器人开发，迈向完整 ROS 2 系统的一步

在这个示例项目中，使用 AMD Kria™ KV260 Vision AI Starter Kit 结合 TurtleBot3 Waffle 移动机器人平台来构建一个真实可运行的 ROS 2 系统。

2026-02-27 | KRS, Zynq, ROS-2, 机器人

从算法到部署：Enclustra如何用DSP+FPGA/SoC专长，实现功耗与成本双优化？

我们将与您深入探讨各类实现方案（滤波架构、数值格式等）及其权衡取舍，确保所有决策均有充分依据，避免项目后期出现遗憾。

2026-02-27 | Enclustra, DSP

别只盯着H100了：这家西雅图初创公司想用FPGA把AI推理成本打下来50倍

在硅谷，几乎每周都有新的AI芯片故事上演。但今天这家刚结束隐身期的公司，讲的故事有点“反直觉”。

2026-02-26 | H100, AI推理, ElastixAI, 首页推荐

YunSDR小课堂-时序同步(第80讲)

针对发射机与接收机之间的符号时序不匹配，存在多种校正方法。然而，在本章节中我们将探讨三种数字。

2026-02-26 | YunSDR, 时序同步, 威视锐科技

智多晶DSP IP介绍

在现代异构计算架构中，FPGA的可编程逻辑阵列以其高度灵活性著称。但仅靠查找表（LUT）和触发器构成的标准逻辑单元处理复杂算法时

2026-02-26 | 智多晶, DSP, IP核, 异构计算

Chiplet 峰会重磅预测：为何它是 AI 芯片破局关键？

本文结合九大核心理由、成本与良率数据、SRAM 缩放瓶颈及 AI 算力需求爆发背景，解析 Chiplet 如何成为破解先进工艺瓶颈、降低芯片成本、加速 AI 发展的关键力量

2026-02-25 | Chiplet, AI芯片

AMD ( Xilinx ) 7 系列时钟缓冲器有哪些？怎么用？

7系列FPGA中的时钟缓冲器分为全局时钟缓冲器（Global Clock Buffer）和区域时钟缓冲器（Regional Clock Buffer）。

2026-02-25 | 时钟缓冲器, 7系列FPGA

如何使用APIO 在Linux主机上开发Lattice这块 FPGA开发板？

在本次演示中，我们将展示如何使用 APIO 机制在 Linux 主机上开发该板卡。

2026-02-25 |

基于AMD FPGA的HDMI2.1接口实现

本文将以ZCU106开发板为基础，介绍HDMI2.1的硬件和软件实现，并针对常见调试问题给出解决思路。

2026-02-13 | HDMI 2.1, ZCU106, 音视频传输接口

YunSDR小课堂-时序同步(第79讲)

本文将从稍有不同的角度重新审视该主题，重点关注这些滤波器的实际应用。

2026-02-13 | YunSDR, 时序同步, 威视锐科技

Microchip 重磅推出边缘 AI 全栈方案，从芯片到应用一步到位

公司通过芯片、软件、工具、生产就绪型应用以及不断壮大的合作伙伴生态系统的支持，简化并加速边缘AI系统开发

2026-02-11 | Microchip, 边缘AI

XDMA 多通道传输实战

在实际开发测试中，会出现单通传输正常的情况下多通道传输异常的情况。本文以实际调试时遇到的问题进行总结。

2026-02-11 | XDMA, XC7K325T, 每日头条

使用 Lopper 从系统设备树生成设备树二进制对象

本文将讨论如何使用 Lopper 实用工具为目标处理器生成 DTB。

2026-02-11 | Lopper, 设备树, SDT

弥合传感器融合鸿沟：FPGA如何助力边缘端实时机器人应用

自动化是现代工业设施的核心支柱，而机器人技术则是推动其发展的催化剂。当下，由人工智能驱动的机器人技术正飞速发展，推动着规模更大、技术更先进的工业部署

2026-02-11 | AI 机器人, FPGA 应用, 机器学习

重磅！中科亿海微入选首批「供应链安全号」会员单位，以自主EDA筑牢国产工业软件安全基石

中科亿海微凭借在可编程芯片与EDA领域的深厚积淀，成功入选“供应链安全号”首批成员单位。

2026-02-10 | 中科亿海微, EDA工具, 工业软件

适用于先进SoC、FPGA和微处理器的低电压、大电流设计解决方案

本文将介绍一款双相降压型稳压器的一些设计思路。这款稳压器的两个通道可以提供总计高达40 A的连续电流，每个通道支持高达30 A的负载

2026-02-10 | FPGA供电, ADI

仿真为什么抓不到 CDC？

仿真没抓到 CDC，那工程验证到底该信谁？这一篇，我们把这件事彻底讲清楚。

2026-02-10 | 仿真, CDC

AMD公布2025年第四季度及年度财报

2025年第四季度营业额达到创纪录的103亿美元，毛利率为54%，经营收入18亿美元，净收入15亿美元，摊薄后每股收益为0.92美元。

2026-02-09 | AMD, 财报

7家股东减持安路科技股票！

号称FPGA第一股的安路科技2月8日发布公告称：公司于近日收到股东国家大基金、安芯合伙、安路芯合伙、芯添合伙、深圳思齐、士兰微、士兰创投分别出具的关于股份减持计划的告知函

2026-02-09 | 安路科技, FPGA 应用

YunSDR小课堂-数字通信基础(第78讲)

检测理论，又称信号检测理论，用于区分信号与噪声。基于该理论，我们能够说明改变判决阈值如何影响区分两种或多种情况的能力

2026-02-09 | YunSDR, 数字通信, 威视锐科技

全球首发！NanoXplore 意法半导体联合打造欧洲认证航天级 FPGA

NG-ULTRA集成了基于四核Arm® Cortex® R52的完整的片上系统功能，强大的算力 (537k LUTs + 32 Mb RAM) 可以满足最复杂的星载计算机需求。

2026-02-06 | NanoXplore, 意法半导体, 航天级FPGA, NG-ULTRA

车载应用边缘人工智能系统设计

边缘人工智能（AI）的快速发展，正在改变我们设计、构建以及与机器交互的方式。通过将计算能力部署在更靠近数据产生的终端侧，边缘人工智能摆脱了对云端的依赖

2026-02-06 | 边缘人工智能, HMI, 莱迪思

精彩推荐

如何在VHK158上使用PL DDR控制器

本文介绍在VHK158开发板上，如何使用Versal Soft Memory Controller，替代默认的NoC方案。

XDMA 多通道传输实战

在实际开发测试中，会出现单通传输正常的情况下多通道传输异常的情况。本文以实际调试时遇到的问题进行总结。

EDF如何为XSA创建 Yocto Machine并编译加载固件和linux镜像

本文基于v25.11版本介绍如何在EDF开发环境里为zcu102开发板的vivado工程导出的XSA创建Yocto Machine并编译加载固件和linux镜像。

SEM IP健康状态检查

SEM IP是一个非常‘安静’的IP。构建的时候，它的逻辑就是独立于用户系统设计的，并用区域约束做了一定的分割。对于它唯一的时钟信号，我们也是建议越独立越好。

如何在zcu102板卡上实现GEM的fixed-link配置

本文介绍了一种在两块zcu102开发板上实现GEM-GEM直连的一种方法。

Zynq MPSoC上AXI超时模块（ATB）的配置与测试方法

通过本文提供的方法，用户可以有效配置和测试Zynq MPSoC中的AXI超时模块，防止CPU挂死。

SystemC 仿真库的编译

AMD Vivado™ 设计套件以文件和库的形式提供仿真模型。仿真库包含器件和 IP 的行为和时序模型。编译后的库可供多个设计项目使用。

易灵思FPGA DSP源语使用方法

本文将重点解析易灵思 FPGA 中的 DSP 原语结构、功能特性及其在实际设计中的使用方法，帮助读者理解如何借助这些硬件资源构建高效的信号处理系统。