开发人员可以使用 AMD Vitis™ 硬件在环 (Vitis HIL) ，在真实的芯片上执行完整的异构设计，以验证功能和早期性能。

在基于 ARM + FPGA 的 SoC 设计中（如 Zynq / Zynq MPSoC / Versal），AXI 总线几乎贯穿了整个系统。无论是 PS 访问 PL 里的控制寄存器，还是软件驱动硬件加速单元，自定义 AXI Peripheral IP 都是一个绕不开的技能

AMD Alveo MA35D 媒体加速卡的 AMA SDK 1.5.0 版本现已正式面向客户发布。提供了一系列针对性改进，帮助客户持续适配最新操作系统、内核和媒体框架，同时保持部署就绪型平台应有的可靠性。

ModRetro 正在将原汁原味的任天堂 N64 兼容游戏体验带给新一代玩家，而其所依靠的正是将 AMD Artix UltraScale+ FPGA 用于其全新 M64 游戏主机。

过去十多年里，FPGA行业有一个很有意思的现象。相比ASIC动辄几十万美元起步的EDA授权费用，FPGA一直保持着相对友好的开发环境

写 Verilog 这事，一开始觉得跟写 C 差不多，直到仿真跑得漂漂亮亮，上板波形全是乱的，才发现这门语言的坑不是你看教程能避开的，得自己踩过才长记性。

本次会议聚焦16nm钛金系列FPGA、Quantum架构创新、边缘AI加速以及高速SerDes生态建设，面向长三角地区通信、工业控制、汽车电子、AIoT、医疗影像等领域的合作伙伴

做过 DDR3 的人基本都有一个共识：这东西不是“写出来”的，是“磨出来”的。下面这几个坑，我自己和身边不少人都反复踩过，说不上理论多深，但很“真实”。

Agilex® 5 完美覆盖了中端市场的各类需求，无论是受功耗和尺寸限制的嵌入式系统，还是对数据吞吐要求更严苛的密集型应用，它都能轻松驾驭。

紫光同创作为国产FPGA核心企业受邀参会，并发表《AI时代，高校产教融合新探索》主题演讲，深度剖析AI时代高等电子信息教育改革与产业人才培育新路径

Lattice MachXO5-NX TDQ FPGA 产品家族在密码学领域的创新实践，展现了网络安全市场的发展方向——通过切实可行的安全技术解决现实挑战，建立信任，并保护关键资产。

这些新款自适应 SoC 封装尺寸小至 23 毫米 x 23 毫米，可提供至高 10 万 DMIPS 的标量计算能力，适合于专业音视频、广播、工业物联网等领域的嵌入式应用。

很多 FPGA 工程师刚接触适航开发时，都会把这三份文件拆开来看：ARP4754A 是系统工程的事；DO-178C 是软件的事；DO-254 是硬件的事；我既然是做 FPGA 的，盯住 DO-254 就够了。

基于 ALINX FPGA 开发板 与 FL2010 USB3.2 子卡 实现高速数据通信，本教程以 ALINX Z7-P 开发板为例。

FPGA正推动便携超声进入“无风扇时代”，医疗影像架构开始被重新定义。

信驊科技推出 AST1840 辅助管理芯片（SMC），并整合莱迪思 FPGA 技术，为服务器平台带来更具灵活性与扩展性的控制能力。

该模型在实现 DFI 协议到 DDR4 时序转换的同时，模拟了 DDR5 的关键协议行为，解决了原型验证中“连不上”的接入难题。模型中还增加了可观测、可控制的“后门”接口，极大提升了调试效率和验证透明度。

随着各国部署专用 5G 网络，网络基础设施需在网络边缘同时满足高性能与高安全等级要求。射频单元（RU）作为连接数字网络基础设施与射频频谱的关键组件，安全敏感性尤为突出。

AMD Versal 自适应 SoC 为开发者提供了一种异构计算架构，将可编程逻辑（ PL ）、AI 引擎以及高性能处理系统集成于单一器件之中