在设计中使用 AMD Vitis™ 硬件在环（Vitis HIL)，让验证更迅捷Vitis HIL 并非取代现有仿真流程，而是在需要更高速度、更大规模或希望在平台集成前提高验证可信度时，提供真实硬件级验证 
FPGA初学者最容易踩的40个坑：从Verilog到上板一次讲透本文盘点初学者最容易踩的40个坑，从数字电路、RTL编码到仿真验证、时序约束和板级调试，带你把代码背后的硬件逻辑真正搞明白，少走弯路，快速从“会写代码”迈向“能做工程”。 
突破 TCAM 限制：Altera Stellar 方案让报文分类更具扩展性Stellar 提供了一条基于 FPGA 原生架构的实现路径，既能支撑大规模、动态的报文分类表，又能保留 TCAM 原有的策略匹配语义。 
基于AMD VEK385的HDMI 2.1+VCU2参考设计实操本文结合VEK385平台上的 HDMI 2.1+VCU2参考设计，介绍一下Versal Gen 2器件能力、VCU2架构、HDMI视频链路，以及参考设计的编译和运行 
Altera 发布 QuartusIQ：面向 Quartus® Prime 软件的 AI 专家助手QuartusIQ 通过自然语言交互、项目感知型 FPGA 知识及可复用的 Quartus Skills，助力开发者在 Quartus® Prime Pro 中完成设计创建、调试、验证和时序收敛。 
前沿 AI 芯片设计，为何离不开全面的硬件辅助验证方法论？在AI系统对数据处理能力持续增长的需求驱动下，承担当今前沿IC设计任务的研发团队，正广泛借助硬件辅助验证技术来推进工作——涵盖SoC的开发、运行于SoC之上的软件构建，以及完整的系统级验证与确认 
面向 Holoscan Sensor Bridge (HSB) 的 Altera FPGA 解决方案本文将介绍面向 NVIDIA Holoscan Sensor Bridge (HSB) 提供的 Altera FPGA 解决方案的特点、部署优势以及评估与开发环境。 
从硬件可信根到机架：莱迪思与AMI的2026 OCP全球峰会回顾AI数据中心规模持续扩大，运营商关注的重点正从系统的运行速度，转向系统能否被信任并实现自主运行。这一议题贯穿了莱迪思与AMI（莱迪思旗下公司）在2026 OCP 全球峰会上的整个行程 
全球首款 USB3.2 Gen2 便携逻辑分析仪！矽速 SLogic32U3 发布，搭载高云国产 FPGA该设备作为全球首款 USB3.2 Gen2（10Gbps）便携逻辑分析仪，搭载高云 GW5AT 国产 FPGA，32 通道最高 1400MS/s 采样，突破缓存限制，支持扩展模拟采集 
一文搞懂 AMD 官方FPGA 开发AI 助手 ROSS最近 AMD 推出了自家的 FPGA 开发 AI 助手ROSS。官方给了 49 个技能、11 个示例素材，但它们分三条路径、有门槛、还分阶段发布。先摊开数一遍，你才知道该从哪条路开始。 
国产异构H1D03 | 用硬核MIPI重塑视频桥接（Ⅰ）本文从工程选型视角，拆解这颗京微齐力（Hercules Microelectronics）推出的国产视频桥接 FPGA——作为已出货数千万片的 H1 系列中的 MIPI 桥接主力型号，告诉你它强在哪里、弱在哪里、什么时候该选它 
FPGA 怎么用 OSERDES 生成对外设备时钟？做过 SDIO、eMMC、HyperRAM 的人，多半写过这么一段代码。使用pll或mmcm对系统时钟分频，取其中一位 assign 到引脚，就当设备时钟使了 
