告别云端延迟！FPGA 视觉 AI 怎么落地？瑞苏盈科方案大揭秘云端 AI 如火如荼，边缘视觉 AI 该如何工程落地？拆解瑞苏盈科 FPGA 视觉 AI 完整方案，看 YOLOv3 模型在 FPGA 硬件上的实战运行。 
Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（一）——GIC控制器介绍本文先深入解析GIC-600中断控制器的架构与中断映射机制；然后以DE25-Nano开发板为载体，从修改GHRD工程添加支持中断的PIO外设开始，逐步完成设备树配置、中断驱动程序开发 
FPGA小课堂-使用DDR4控制器实现多通道数据读写（15)在上一章节中讲述了通过ddr4的写模块将测试模块中的写起始地址，写突发长度，写数据等信号通过axi4协议传输给interconnect。在讲述完ddr4写模块后，接下来继续讲述ddr4的axi读模块内容 
1/128微步进+10A相电流：Agilex 3 FPGA如何打造高精度CNC步进控制本项目提出了一种替代方案：采用基于FPGA的控制架构构建原型系统，在实现传统CNC设备现代化改造的同时，保留对系统设计的完全控制权。 
AMD 锐龙 AI 嵌入式 X100 系列：在边缘整合计算、图形与 AI 能力嵌入式系统正在被要求在本地完成更多任务。它们需要采集并处理传感器数据、渲染丰富的显示画面、运行 AI 辅助分析并支持软件定义功能，而这一切通常都要在严格的功耗、散热和空间限制内完成。 
FPGA小课堂-使用DDR4控制器实现多通道数据读写（14)在本章中描述了如何使用axi4协议将测试模块接口信号写进interconnect，其中需要注意的点是写地址和写长度的要求，需要在用户模块中根据自己的需求来定义这些信号。 
Lattice x AMI 联合专访：16.5 亿美元收购背后的真实逻辑与客户承诺双方已在无数客户项目中深度磨合。收购只是把“项目制配合”升级为“产品级整合”，目标只有一个：让客户的基础设施更快上市、更少意外 
从“大脑”到“神经中枢”：FPGA+边缘AI正在重塑具身智能机器人底座从AI感知到实时控制，具身智能机器人需要怎样的硬件底座？Enclustra瑞苏盈科以FPGA+边缘AI双架构，探索机器人产业化落地的新路径。 
工业机器人正在进化出“人类级”感知——但这有个隐藏代价激光雷达、深度相机、触觉阵列、力矩传感器……一台先进的人形机器人身上，可能同时运转着十几个感知模块。所有传感器的原始数据，都被送回同一个中央处理器做分析。 
卫星地球观测雷达：FPGA从SAR雷达到智能感知文章以Sentinel-1为基准案例，结合ROSE-L、Sentinel-1 NG等未来任务以及CIMR辐射计的星上射频干扰（RFI）处理实践，全面呈现空间雷达遥感的技术全景与发展趋势 
FPGA小课堂-使用DDR4控制器实现多通道数据读写（12)这一节使用interconnect RTL ip核将DDR4与四个读写通道级联，在测试工程中，将四个通道同时写入/读出地址与数据，并使用modelsim仿真器仿真 
高云半导体推出USB 3.0/3.1 FPGA解决方案 GW5AT系列斩获USB-IF官方认证高云半导体正式发布全自研 USB 3.0/3.1 完整解决方案，实现 PHY+ 控制器片内集成，单芯片支持 5Gbps/10Gbps 双速率高速传输 
FPGA小课堂-使用DDR4控制器实现多通道数据读写（11)本章节介绍了AXI Interconnect RTL IP核的功能特点、工作原理和应用场景，并详细介绍了IP核的应用配置。下一章节来用仿真观察四个通道同时读写DDR4内存的时序。 
新思科技赋能 AMD MI455X GPU，解锁下一代 AI 基础设施先进封装设计AMD 发布新一代 Instinct™ MI455X AI GPU。新思科技全栈 EDA 方案赋能其 Multi‑Die 先进封装与系统验证，加速 AI 大算力芯片开发，助力下一代 AI 基础设施创新落地 
PQC 是什么？面对"万能钥匙"，你的加密防线准备好了吗？后量子密码学是一类量子计算机同样无法破解的加密算法。与传统 RSA 和 ECC 依赖的质因数分解及离散对数难题不同，PQC 基于全新的数学结构——包括高维格问题、编码解码难题，以及哈希函数 
Microchip推出第二代PolarFire® FPGA以太网传感器桥接平台， 升级边缘AI传感器连接方案体积更小、支持多摄像头接入，为NVIDIA边缘AI系统提供可扩展的以太网架构，同时降低功耗、成本与集成复杂度 
