一枚国产 FPGA，跑通了一个“会认字”的神经网络京微齐力产品部基于 HME-P3P100 FPGA 完成了神经网络推理演示（Demo）：在芯片内实现了一个完整的 INT8 量化神经网络推理引擎，通过串口与 PC 上位机联动，端到端完成手写数字识别 
MathWorks 发布 2026b 版本 MATLAB 和 Simulink该版本新增 Simulink Variant Manager、Visual Inspection Toolbox 和 Polyspace® Test Server 等产品，还扩展了航空航天、嵌入式系统、人工智能、感知、音频工程和统计分析等领域的功能。 
莱迪思荣获第七届AutoSec & RoboSec Awards安全之星“2026年度汽车网络安全技术创新奖”莱迪思半导体今日宣布，旗下Lattice EMS（外部监控系统）解决方案荣获第七届AutoSec & RoboSec Awards 安全之星“2026年度汽车网络安全技术创新奖” 
Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（五）——设计用户测试程序本教程完整介绍了在DE25-Nano平台上实现HPS响应FPGA端中断的完整流程——从硬件设计、设备树配置、平台驱动开发到用户态测试程序 
如何利用DCMAC实现UALink物理层本文将介绍用户如何利用例化Xilinx-AMD的DCMAC硬核IP来实现UALink的物理层部分。其上层部分，则应由用户的其它设计逻辑与软件驱动等自行设计完成。 
FPGA 可移植设计怎么做？三大思路降低厂商依赖FPGA 项目很难完全消除厂商依赖。更现实的目标，是明确厂商依赖出现在哪里，并把它限制在可以管理的范围内。本文提供 FPGA 可移植设计三大思路，助您提升开发效率。 
从RTL到Bitstream：FPGA时序与功耗收敛的避坑指南做FPGA，最容易产生一种错觉：仿真通过了，功能跑通了，项目就差不多了。实际上，真正让工程师头疼的往往从这里才开始。这篇就从RTL一路讲到Bitstream，把FPGA时序与功耗收敛过程中最容易踩的坑捋一遍。 
告别DDR抢资源：Andromeda IAE50用“双内存架构”释放FPGA性能异构 Agilex 5 内存架构将带有带外 ECC 的 DDR4 与双通道 LPDDR5 相结合：前者负责系统控制，后者面向高吞吐 FPGA 工作负载 
京微齐力 FPGA & HPU：以异构可编程芯片赋能多行业智能化发展当 AI 从云端一路下沉到智能眼镜、机器人乃至每一台终端，端侧设备需要实时感知、实时决策、实时执行，这对芯片的考验不再只是峰值算力，更是功耗、时延、接口与场景适配的综合能力 
国产FPGA“芯”力量！智多晶入选国家级重点“小巨人”
近日，陕西省工业和信息化厅发布的《关于2026年拟支持新一轮第三批、新一轮第一批重点“小巨人”企业名单的公示》已圆满结束。西安智多晶科技股份有限公司（以下简称“智多晶”）凭借在国产FPGA领域的深厚技术积累与产业化成果，正式入选新一轮第三批重点“小巨人”企业名单。
国家级重点“小巨人”是由工业和信息化部与财政部联合遴选认定的国家级荣誉，从已认定的国家级专精特新“小巨人”企业中优中选优，聚焦于掌握关键核心技术、在产业链补短板、锻长板、填空白方面发挥了关键作用。智多晶的入选，意味着公司在国产FPGA芯片的自主创新与产业链安全方面，获得了国家层面的战略级认可。
AMD Kria™ AI 解决方案助力开启自主机器人新纪元Kria AI 在单个生产就绪型模块上集成实时 CPU 控制、快速 GPU 和 NPU 推理能力以及统一内存，主要面向智能体机器人和其他物理 AI 应用。 
一颗低功耗FPGA，如何同时搞定仪表、HUD和电子后视镜？随着智能座舱功能日益复杂，驾驶舱里每一块屏、每一路摄像头，都在对芯片提出新的要求。SoC难以独自高效处理所有任务，显示控制、图像增强、功能安全，每一项都需要专属的硬件能力。怎么办？ 
适配英伟达HSB标准 高云半导体推出边缘AI桥接解决方案，助力传感接口无感接入英伟达平台高云半导体基于其GW5AT-60多Sensor接口集成高速SerDes FPGA芯片，推出适配英伟达HSB标准的传感桥接解决方案，为企业提供标准化解决方案，助力用户AI端侧应用的快速落地。 
