跳转到主要内容
HDMI数据的接收发送实验（五）使用两个DDR4控制器实现数据流水操作可以显著提高内存带宽和系统性能。这种设计通常用于需要高吞吐量的应用，如视频处理、科学计算、网络数据包处理等。
AMD 为嵌入式设计与开发全周期注入 Agentic AI 强大能力AMD Ross 智能体 AI助手覆盖软件、芯片和板级设计，相较于典型开发生命周期，可显著加速嵌入式系统的设计、优化、调试和部署。
开源协议 EEVideo：把嵌入式视频延迟压到 25 μs嵌入式视觉系统对延迟的要求越来越苛刻，但多数工程师在选型以太网视频协议时，面对的仍是同一道取舍：要低延迟，就得接受复杂的协议栈和高资源占用；要轻量化，就得在帧率或管理能力上让步
Vitis IDE 接入 DeepSeek 和 Qwen：开启 Agentic AI 辅助开发之旅本文介绍如何在 Vitis IDE 中连接 DeepSeek、Qwen 和本地模型，并结合 Vivado MCP 与 Skills 辅助后续开发。
AMD为何花82亿美元押注李飞飞？它看中的其实是“AI下一站”！2026年9月28日，AMD宣布以约82亿美元全股票方式收购李飞飞创办的World Labs。交易预计在2026年底前完成。交易完成后，李飞飞将加入AMD，担任执行副总裁兼首席科学家，直接向AMD CEO苏姿丰汇报
HDMI数据的接收发送实验（四）本章节介绍了如何在仿真中例化两个DDR4_IP核，通过仿真模型绑定各自的管脚，实现两个DDR4的分开控制。并进行了功能的验证
莱迪思带你读懂 | 什么是嵌入式视觉？嵌入式视觉，是把“眼睛”和“大脑”同时做进设备里的技术。它不需要把视频传到云端等待分析，而是在本地完成图像采集、处理、决策的完整闭环
卫星正在“长出大脑”：边缘AI如何让智能计算进入太空？卫星也开始“自己思考”了。FPGA+AI如何突破功耗、带宽和实时性限制，让AI推理从地面数据中心走向轨道边缘？
VIO 那些不得不说的坑分清 VIO 和 ILA 的能力边界，调试核不再选错，提前避开五个坑，不用拿返工换经验，照抄一段代码，五个坑当场就能绕开。
智多晶视频接收IP“即插即用”对 FPGA 来说，视频接收链路同时踩中三个难点：高速串行物理层、协议标准一致性、跨时钟域的实时吞吐。过去这三层能力主要由海外 FPGA 大厂以"器件 + IP + 工具"绑定方式提供
一枚国产 FPGA，跑通了一个“会认字”的神经网络京微齐力产品部基于 HME-P3P100 FPGA 完成了神经网络推理演示（Demo）：在芯片内实现了一个完整的 INT8 量化神经网络推理引擎，通过串口与 PC 上位机联动，端到端完成手写数字识别
MathWorks 发布 2026b 版本 MATLAB 和 Simulink该版本新增 Simulink Variant Manager、Visual Inspection Toolbox 和 Polyspace® Test Server 等产品，还扩展了航空航天、嵌入式系统、人工智能、感知、音频工程和统计分析等领域的功能。
莱迪思荣获第七届AutoSec & RoboSec Awards安全之星“2026年度汽车网络安全技术创新奖”莱迪思半导体今日宣布，旗下Lattice EMS（外部监控系统）解决方案荣获第七届AutoSec & RoboSec Awards 安全之星“2026年度汽车网络安全技术创新奖”
国产FPGA加速融入AI算力，安路科技亮相2026云栖大会安路科技携FPGA创新产品及方案亮相算力馆，以自主可控的可编程逻辑之力，为智能时代的算力底座注入国产动力
HDMI数据的接收发送实验（三）本章节来实现对DDR4使能ECC功能后对DDR4的读写操作。使用modelsim仿真DDR4的读写实验，使用IP核自带的example design进行仿真测试
FPGA仿真环境搭建与使用技巧(III)在 Vivado 中，我们在图形界面下执行的操作都有对应的 Tcl 命令。Vivado 不仅支持 Project 模式，也支持 Non-Project 模式。
Mach-N2: 为持续演进的安全标准而设计的控制 FPGALattice Mach-N2 是莱迪思推出的新一代安全控制 FPGA 系列，本文介绍其主要技术规格。
Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（五）——设计用户测试程序本教程完整介绍了在DE25-Nano平台上实现HPS响应FPGA端中断的完整流程——从硬件设计、设备树配置、平台驱动开发到用户态测试程序
Lattice Prompt：工作原理与实测效果Lattice Prompt 是莱迪思推出的 AI 辅助 FPGA 开发工具，本文介绍其工作方式与主要能力。
如何利用DCMAC实现UALink物理层本文将介绍用户如何利用例化Xilinx-AMD的DCMAC硬核IP来实现UALink的物理层部分。其上层部分，则应由用户的其它设计逻辑与软件驱动等自行设计完成。
订阅