高云半导体推出USB 3.0/3.1 FPGA解决方案 GW5AT系列斩获USB-IF官方认证高云半导体正式发布全自研 USB 3.0/3.1 完整解决方案，实现 PHY+ 控制器片内集成，单芯片支持 5Gbps/10Gbps 双速率高速传输 
FPGA小课堂-使用DDR4控制器实现多通道数据读写（11)本章节介绍了AXI Interconnect RTL IP核的功能特点、工作原理和应用场景，并详细介绍了IP核的应用配置。下一章节来用仿真观察四个通道同时读写DDR4内存的时序。 
新思科技赋能 AMD MI455X GPU，解锁下一代 AI 基础设施先进封装设计AMD 发布新一代 Instinct™ MI455X AI GPU。新思科技全栈 EDA 方案赋能其 Multi‑Die 先进封装与系统验证，加速 AI 大算力芯片开发，助力下一代 AI 基础设施创新落地 
PQC 是什么？面对"万能钥匙"，你的加密防线准备好了吗？后量子密码学是一类量子计算机同样无法破解的加密算法。与传统 RSA 和 ECC 依赖的质因数分解及离散对数难题不同，PQC 基于全新的数学结构——包括高维格问题、编码解码难题，以及哈希函数 
Microchip推出第二代PolarFire® FPGA以太网传感器桥接平台， 升级边缘AI传感器连接方案体积更小、支持多摄像头接入，为NVIDIA边缘AI系统提供可扩展的以太网架构，同时降低功耗、成本与集成复杂度 
从像素到预测：借助 AMD Vitis AI 的 GStreamer 加速边缘 AI 流水线将神经网络部署到边缘硬件上听起来简单，但实际操作起来却并非如此。您在 PyTorch 中训练了一个模型，获得了很好的精度，然后却面临着一系列陌生的问题 
Altera Agilex® 全系解锁 DDR5，为行业注入更强内存带宽本次更新为更多 Agilex® FPGA 产品新增了对 DDR5、LPDDR5 及 LPDDR5X 内存的兼容能力，可助力开发者构建更高性能的 AI、网络和嵌入式系统，并在优化带宽、功耗、板卡空间及产品供货保障方面
ZCU102 上用 ICAP + DFX Controller 实现运行时局部重配置在调试或 bring-up 阶段，我们经常用 JTAG 直接下载 partial bitstream。这个方法直观，也适合验证 RP/RM 本身是否正确。但它不代表最终系统里的运行时路径 
瑞士硬核 FPGA 模组全家桶！—— 硬件大佬来鉴定实力！从低功耗工业控制，到高速射频处理，再到边缘AI计算，瑞苏盈科（Enclustra）已经构建了一套覆盖不同应用场景的FPGA产品矩阵。今天，就带大家全面了解一下 瑞苏盈科（Enclustra） 旗下几大核心板卡系列 
思尔芯RCF RTL自动分割工具，助力大规模AI/HPC芯片原型验证在实测的 156 颗 FPGA 大规模分割场景中，RCF展现出了卓越的实效：系统运行性能提升高达 300%，同时编译时间减少了50%，实现了编译效率与运行性能的双重突破。 
AI数据中心控制平面架构分层架构方案AI解决方案的不断扩展，正在推动数据中心基础设施发生前所未有的变革。这些变化不仅体现在计算能力本身，平台复杂性、功率密度、热管理需求以及安全要求等各方面均在持续演变 
