AMD Ross™ Agentic AI Assistant 简介与适用场景本文拆解 Ross 底层架构、工作流程，对比通用 AI 的核心差异，还有 MicroBlaze 搭建、735 条时序违例收敛、HLS 算法加速三大官方案例，看懂 FPGA 开发 AI Agent 到底怎么落地。 
AMD 推出第六代 AMD EPYC 嵌入式处理器，延续 CPU 领先地位AMD EPYC（霄龙）嵌入式 9006 系列 SP7 CPU 可提供领先性能，具备最多 256 颗核心、可扩展的 PCIe Gen 6 和 CXL 3.1 连接能力、先进安全功能，以及七年产品供货周期。 
英特尔联合 Altera，发力物理 AI 传感器桥接英特尔与Altera联合宣布，将合作开发一套灵活的实时传感器桥接方案，为医疗健康、机器人等边缘计算与物理AI（Physical AI）领域的应用提供支持。 
又一 FPGA 厂商推出 AI 智能体：复旦微电 GREVO 正式发布从传统 RTL 开发，越过软件定义开发的中间层，迈入智能体时代的自然语言开发新模式，大幅降低 FPGA 开发门槛，助力 FPGA 技术走向千行百业。 
莱迪思亮相艾睿电子技术解决方案展 2026：汽车显示、智能影像与 AI 辅助开发工具现场演示回顾从汽车显示、车载影像，到 AI 辅助的开发工具与边缘 AI 传感器连接，本次展示体现了莱迪思以低功耗可编程技术提供完整方案、帮助客户更快落地创新的思路。 
AMD携全栈算力与生态创新亮相进博会，赋能智能体AI时代AMD以“赋能智能体AI时代”为主题，首次在中国市场展示第六代 AMD EPYC（霄龙）处理器，并围绕云端算力、智能体主机、行业智能体AI落地场景及开源生态等重点领域 
HDMI数据的接收发送实验（十二）上位机识别出EDID中的参数信息后，显示器的视频图像会通过HDMI线把视频信息传到开发板中，将信号串转并后通过解码获得视频信息的像素，再通过并转串将视频信息发送到另一个显示器中进行显示 
LPO 迈向数据中心部署：基于 Agilex® 7 FPGA 的实践验证LPO 可将信号调理功能转移到主机侧，从而使光模块摆脱对传统重定时光模块中 DSP 器件的依赖。这种架构可将光模块功耗降低约 30% 至 40% 
AMD UltraScale 系列 SelectIO 资源详解7 系列的 IDELAYE2 代码不能直接搬到 UltraScale 上，这是因为7 系列的 I/O 逻辑是 ILOGIC / OLOGIC 加 ISERDESE2 / OSERDESE2 拼出来的，UltraScale 把这套整个拆掉 
从安路科技凤凰系列放量看国产FPGA的高端进阶之路当国产厂商不再满足于成熟市场的替代机会，开始向更大规模、更高性能的FPGA市场迈进时，究竟需要跨越哪些技术和产业门槛？安路又准备如何走出自己的高端化路径？ 
AMD全新EDF框架，重塑Versal嵌入式Linux开发体验
在AMD自适应SoC嵌入式开发领域，PetaLinux长期是开发者的主流选择，凭借高集成度、简易操作的优势，大幅降低了入门门槛。但随着工业边缘、AI算力、高端嵌入式设备的迭代升级，PetaLinux定制能力有限、生态封闭、底层改造空间小的短板逐渐凸显，难以适配复杂项目的深度开发需求。
为解决这一行业痛点，AMD正式推出EDF（Embedded Development Framework，嵌入式开发框架），基于原生Yocto Project打造，主打极致灵活、开源兼容、全栈可控，成为替代传统PetaLinux的新一代嵌入式开发标准。
从PetaLinux到EDF：不止升级，是开发模式革新
