新CTO到位,瑞苏盈科瞄准Physical AI:FPGA正在迎来属于自己的时代过去几年,行业关注的是"谁拥有更大的模型、更多的GPU、更高的训练效率";而今天,越来越多企业开始思考另一个问题——如何让AI真正走出数据中心,进入现实世界
车规新突破!紫光同创PG2L50M成功通过AEC-Q100权威认证PG2L50M-5AMBG256芯片采用28nm CMOS成熟工艺,45K逻辑规模,搭载硬核MIPI D-PHY,每 lane 2.5 Gbps,支持Tx 与Rx,最高可直接驱动 4 MP 60 fps 高清屏幕
YunSDR小课堂-使用DDR4控制器实现多通道数据读写(第103讲)DDR4是一种高性能存储器标准,用于计算机和服务器的内存模块。与前一代标准DDR3相比,DDR4在带宽、功耗和时钟频率等方面都有所提升
Agilex® 7 M 系列推出三款全新封装,全面扩展带宽与互联能力借助这三款全新封装选项,客户能够充分利用 DDR5-6400 内存,实现高达 204.8GBps 的内存带宽以及 768 个 GPIO 接口
莱迪思带你读懂 | 什么是 MIPI?为什么摄像头离不开它?你有没有想过,手机摄像头拍下的画面,是怎么传输到处理器的?从按下快门到图像出现在屏幕上,数据要在毫秒内完成传输。能做到这件事,靠的是一套叫做 MIPI 的接口标准。
第二代 AMD Versal Premium MoP:更高内存容量与性能,更小设计第二代 AMD Versal Premium MoP器件面向长生命周期和工业级环境打造,提供 15 年以上的支持,有助于降低设计风险,并保护产品路线图免受 HBM 较短、数据中心驱动的更新周期影响。
Synology 借助 AMD EPYC 嵌入式 CPU 提升存储性能与可靠性Synology 将 AMD EPYC 嵌入式处理器集成到其 PAS7700 双主动 NVMe 存储系统中,实现了广泛的可扩展性;在增加七个扩展单元,原始存储容量最高可达 1.65PB
FPGA+MCU+DSP多处理器综合实验实训系统系统集成FPGA、MCU、DSP三类典型处理器资源,采用“功能底板+核心板”架构,可支撑数字逻辑设计、嵌入式控制、数字信号处理、接口通信和多处理器协同等实验教学内容。
Essential Bit 查询方法及示例 —— 基于 VPK180 的 XilSEM EBD 实现SEU 事件本身比较罕见,但当 SEM 应用于量产产品、且部署的芯片数量较多时,SEU 的总发生次数依然可观。如果每次 SEU 都重新配置对应芯片,对许多客户和应用场景而言是无法接受的
莱迪思 Lattice sensAI™ 荣获 2026 AI Breakthrough Awards 年度 AI 边缘解决方案奖Lattice sensAI™ 帮助开发者将先进的视觉与感知能力带入工业和汽车等市场中日益广泛的应用场景,包括缺陷检测、人员检测、目标与人脸识别,以及监控与安防系统。
如何为现有节点、子节点和可编程逻辑(PL)自定义添加或修改设备树本文讨论如何在构建时和运行时为处理器系统 (PS) 的各组成部分或各可编程逻辑 (PL) IP 添加或修改设备树更改,以及如何调试与设备树相关的问题。
在 Altera Nios V 上实现 LED 控制 第 1 部分:硬件开发 (Quartus Prime Standard Edition 篇)本次实验将使用 Altera® FPGA 上的 Nios® V 处理器来实现 LED 点灯控制。目标是:当按下开发板上的按钮时,LED 点亮;松开按钮时,LED 熄灭。
Agilex® 7 F-Tile 200G 实战:高速以太网性能解析此次演示全面体现了 Agilex® 7 F-Tile 设计的几大核心优势:支持高速 PAM4 信号传输,集成自动协商与链路训练功能,可适配各类物理环境灵活运行——全程维持 200G 满带宽吞吐的稳定输出