跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD一颗“低端FPGA”,把国产厂商的路直接堵死了?
当AI来到街头:一套边缘计算架构如何改变城市监测系统?
免费时代结束?AMD意欲何为?Vivado许可改革释放了什么信号
在 AMD Versal™ 自适应 SoC 上加速异构系统功能验证
本文将首先介绍 AI 引擎技术,作为了解高性能异构工作负载的基础。其次,我们将讨论高性能信号处理的设计流程,并举例说明如何利用 AMD Versal™ 自适应 SoC 提供的异构计算选项
2026-06-23 |
Versal
,
AI引擎
,
异构仿真
,
Vitis
多摄像头系统的瓶颈,可能不在算力
随着机器人、机器视觉和边缘 AI 应用的发展,多摄像头系统正变得越来越普遍。无论是工业检测设备、移动机器人,还是智能交通系统,都需要同时处理来自多个摄像头的海量图像数据。
2026-06-23 |
CertusPro-NX
,
多摄像头系统
,
莱迪思
572个I/O、PQC加持,AMD最强Spartan背后藏着什么产业逻辑?
在AI服务器、HBM和GPU不断刷屏的当下,一款FPGA新品本来很难成为产业关注的焦点。但最近AMD宣布即将量产的Spartan UltraScale+ SU200P,却有点不一样。
2026-06-22 |
Spartan UltraScale+
,
SU200P-FPGA
,
AI
紫光同创PG3T1300加速卡助力华云极速行情系统信创方案
华云推出全栈国产化行情信创方案,基于紫光同创PG3T1300全国产自主FPGA加速卡、华为核心伙伴宝徳鲲鹏服务器、麒麟操作系统构建,实现 “安全 + 性能”双优,为券商提供一站式国产化替代解决方案。
2026-06-22 |
紫光同创
,
PG3T1300
,
FPGA加速器卡
,
华云极速行情系统
Versal Gen2电源方案与PDM使用
本文以AI Edge Series Gen 2为例,介绍基于PDM工具来辅助XC2VE3858器件的电源设计实例。
2026-06-22 |
Versal Gen2
,
PDM
,
安富利
AI 数据中心安全,大家可能都误会了这三件事
当我们讨论 AI 数据中心安全时,很多人会马上联想到一个问题:安全会不会让系统变得更复杂、更慢,甚至需要重新设计整个架构?
2026-06-18 |
AI 数据中心
,
莱迪思
,
SPDM
Agilex® 7 FPGA 与 SoC M 系列:以 DDR5-6400 持续巩固量产内存领先优势
新增的 DDR5-6400 支持可将 DDR5 峰值数据速率提升 14%
2026-06-18 |
Agilex-7
,
Altera
,
DDR5-6400
AMD一颗“低端FPGA”,把国产厂商的路直接堵死了?
SU200P 是 Spartan UltraScale+ 系列中规模最大、性能最强的器件,采用成熟的 16nm FinFET 工艺。它为 AMD 成本优化型产品组合带来了高 I/O、低功耗、灵活连接
2026-06-18 |
FPGA芯片
,
Spartan UltraScale+
,
SU200P-FPGA
,
首页推荐
FPGA仿真环境搭建与使用技巧(II)
今天就给大家分享几个仿真硬核技巧,不用修改 RTL 代码、不用重复跑仿真,实时调整激励、断点续跑、跨平台复用波形,直接把你的仿真效率拉满。
2026-06-17 |
FPGA仿真
,
RTL代码
AMD Spartan FPGA 升级:更大、更智能、更可扩展、更安全
AMD Spartan UltraScale+ SU200P FPGA 量产在即专为数据中心、网络交换机以及工业系统打造
2026-06-17 |
Spartan UltraScale+
,
SU200P-FPGA
Plum 采用 AMD 自适应 SoC 优化 AV-over-IP 传输
在 AMD Zynq UltraScale+ 自适应 SoC 的推动下,Plum 的 Dante AV Ultra 系列得以在全球园区内提供尖端性能
2026-06-17 |
Zynq UltraScale+
,
音视频编码
当AI来到街头:一套边缘计算架构如何改变城市监测系统?
借助Pluto XZU20与ST11平台,Enclustra将AI算力推向城市现场,让交通监测、人群分析、异常事件识别不再依赖云端响应。边缘AI时代,一场关于智慧城市架构的变革正在发生。
2026-06-16 |
边缘计算
,
智慧城市
,
Pluto XZU20
,
首页推荐
深度观察:AMD用一笔收购,正在改写AI算力规则,GPU危险了?
AMD 宣布收购专注于 AI 内存优化技术的公司 MEXT,试图通过预测式内存技术降低数据中心整体拥有成本(TCO),并在新一轮内存技术竞赛中取得先机。
2026-06-16 |
AMD
,
AI算力
,
GPU
,
MEXT
什么是 SPDM?为什么它正在成为 AI 数据中心的新信任基础?
本文将带您了解 SPDM 及其在现代 AI 基础设施中的关键作用。
2026-06-16 |
SPDM
,
AI数据中心
,
莱迪思
Vivado时序约束有哪些关键点?
时序不过,很多人第一反应是改逻辑、降频率、加流水线。但很多时候问题根本不在设计本身,而是 XDC 约束文件写得有问题。
2026-06-15 |
Vivado
,
时序约束
为什么顶尖芯片公司都在悄悄用STCO?英伟达/AMD案例读懂异构集成新打法
已经讲了很多次芯粒设计的优势,当然在实际设计过程中仍然存在很多挑战,我们引进STCO视角,来面对系统多维度设计与工艺协同考量。
2026-06-15 |
STCO
,
异构集成
,
每日头条
FPGA 还有另一条路?Efinix 正在重新思考“逻辑与布线”的取舍
在 FPGA 的世界里,有一个几乎所有工程师都会遇到的问题:逻辑资源够了,但布线过不去。或者反过来: 布线资源很多,但逻辑已经用完。
2026-06-15 |
FPGA芯片
,
Efinix
,
逻辑单元
ALINX VD100+Simulink 快速实现 FPGA 图像处理 Sobel 边缘检测
本项目基于 ALINX VD100 Versal AI Edge 开发平台搭建,实现了从摄像头采集、图像处理到显示输出的完整视频处理链路。
2026-06-12 |
ALINX
,
FPGA图像处理
,
Versal AI Edge
10 个步骤完成 AMD Vitis™ 硬件在环(Vitis HIL)仿真验证
开发人员可以使用 AMD Vitis™ 硬件在环 (Vitis HIL) ,在真实的芯片上执行完整的异构设计,以验证功能和早期性能。
2026-06-12 |
Vitis
,
Vitis-HIL
如何用 DVS‑254 一次性覆盖 DAL‑A 鲁棒性测试
在 DAL‑A 项目中,鲁棒性测试有一个非常残酷的特征:它通常发生在验证后期,一旦被审查质疑,返工代价极高,原因只有一个——大多数团队做鲁棒性测试时,没有“体系”,只有“动作”。
2026-06-12 |
DVS‑254
,
DAL‑A
,
鲁棒性测试
AXI协议自定义IP
在基于 ARM + FPGA 的 SoC 设计中(如 Zynq / Zynq MPSoC / Versal),AXI 总线几乎贯穿了整个系统。无论是 PS 访问 PL 里的控制寄存器,还是软件驱动硬件加速单元,自定义 AXI Peripheral IP 都是一个绕不开的技能
2026-06-11 |
AXI协议
,
AXI4
基于 Altera® SoC FPGA 构建 Linux 系统流程 (Yocto Poky 篇)
本文主要介绍了 Altera® SoC FPGA 系统参考环境 (GSRD:黄金系统参考设计) 中使用的 Yocto Poky 参考 Linux 环境的构建过程。
2026-06-11 |
Altera
,
骏龙科技
,
Yocto-Poky
AMD Alveo MA35D AMA SDK 1.5.0 现已发布
AMD Alveo MA35D 媒体加速卡的 AMA SDK 1.5.0 版本现已正式面向客户发布。提供了一系列针对性改进,帮助客户持续适配最新操作系统、内核和媒体框架,同时保持部署就绪型平台应有的可靠性。
2026-06-10 |
Alveo-MA35D
,
Alveo加速卡
,
SDK 1.5.0
YunSDR小课堂-Versal Al Engine 开发指南(第101讲)
vpp_link,现在您已经导入了内核,您需要告诉Vitis链接器如何将所有内核连接在一起。单击File->New Component->System Project创建新的系统项目组件。
2026-06-10 |
YunSDR
,
Versal Al Engine
,
威视锐科技
AMD FPGA 助力 ModRetro 以 M64 游戏主机重现复古游戏魅力
ModRetro 正在将原汁原味的任天堂 N64 兼容游戏体验带给新一代玩家,而其所依靠的正是将 AMD Artix UltraScale+ FPGA 用于其全新 M64 游戏主机。
2026-06-10 |
ModRetro
,
Artix
,
M64游戏主机
Menta与Presto联手推进“可进化ASIC”时代
双方将嵌入式FPGA创新技术与端到端ASIC产业化能力相结合,为客户打造灵活、面向未来的半导体解决方案
2026-06-09 |
Menta
,
Presto
,
ASIC
,
eFPGA
免费时代结束?AMD意欲何为?Vivado许可改革释放了什么信号
过去十多年里,FPGA行业有一个很有意思的现象。相比ASIC动辄几十万美元起步的EDA授权费用,FPGA一直保持着相对友好的开发环境
2026-06-09 |
Vivado-2026.1
,
Vivado
,
首页推荐
重要更新:AMD Vivado™ 设计套件将升级为更灵活的许可方案
自 2026.1 版本(2026 年 6 月)起,AMD Vivado™ 设计套件升级为全新的许可方案,为您提供更灵活、更多样的选择,以满足开发者不同的设计需求。
2026-06-09 |
Vivado
Verilog 5个避坑经验分享
写 Verilog 这事,一开始觉得跟写 C 差不多,直到仿真跑得漂漂亮亮,上板波形全是乱的,才发现这门语言的坑不是你看教程能避开的,得自己踩过才长记性。
2026-06-09 |
Verilog
ECAM(增强型配置访问机制)在 PCIe 控制器驱动程序中的映射和寻址
PCIe 控制器驱动程序 (pcie-xilinx-cpm.c) 遵循 ECAM(增强型配置访问机制)标准来访问器件的 PCIe 配置空间。ECAM 提供了一种标准化的方式,使用存储器映射 I/O 来访问 PCIe 器件的配置寄存器。
2026-06-08 |
PCIe控制器
,
ECAM
,
AMD
易灵思2026技术研讨会·杭州站圆满结束,16nm钛金系列展现FPGA创新实力
本次会议聚焦16nm钛金系列FPGA、Quantum架构创新、边缘AI加速以及高速SerDes生态建设,面向长三角地区通信、工业控制、汽车电子、AIoT、医疗影像等领域的合作伙伴
2026-06-08 |
易灵思
,
16nm钛金系列
,
AI推理
,
FPGA芯片
Vivado一些好用的隐藏功能
Vivado 里藏着一堆大多数人没用过的功能,我挑了几个出来,分享给大家。
2026-06-08 |
Vivado
FPGA DDR3 时序报错全排查,3 个坑 90% 的工程师都踩过
做过 DDR3 的人基本都有一个共识:这东西不是“写出来”的,是“磨出来”的。下面这几个坑,我自己和身边不少人都反复踩过,说不上理论多深,但很“真实”。
2026-06-05 |
时序约束
,
DDR3
,
今日头条
卫星正在变成“太空服务器”:FPGA为何成为商业航天新底座?
从卫星通信到在轨AI,Andromeda XZU65正以FPGA可重构能力推动商业航天迈向智能化时代。
2026-06-05 |
瑞苏盈科
,
Andromeda-XZU65
,
商业航天
,
首页推荐
突破传统中端局限:Agilex® 5 的破局之策
Agilex® 5 完美覆盖了中端市场的各类需求,无论是受功耗和尺寸限制的嵌入式系统,还是对数据吞吐要求更严苛的密集型应用,它都能轻松驾驭。
2026-06-05 |
Agilex-5
,
Altera
COMPUTEX 2026回顾|探索低功耗FPGA如何赋能下一代基础设施
本次展会期间,莱迪思重点展示了多项现场演示,涵盖安全管理、连接能力、安全防护以及机架级控制等应用场景。
2026-06-05 |
莱迪思
,
FPGA芯片
,
COMPUTEX 2026
赋能AI人才培养,紫光同创亮相第二届FPGA教育大会
紫光同创作为国产FPGA核心企业受邀参会,并发表《AI时代,高校产教融合新探索》主题演讲,深度剖析AI时代高等电子信息教育改革与产业人才培育新路径
2026-06-04 |
紫光同创
,
国产FPGA
,
第二届FPGA教育大会
AMD 锐龙嵌入式处理器驱动助力研华自动光学检测系统
随着工业应用日趋精密与复杂,其制造过程对需要更加强大的处理器。这类应用的其中一个示例便是高精度自动光学检测( AOI )系统。
2026-06-04 |
自动光学检测
,
AIMB-723
,
边缘 AI
莱迪思 MachXO5™-NX TDQ FPGA 荣获 2026 Fortress Cybersecurity Award
Lattice MachXO5-NX TDQ FPGA 产品家族在密码学领域的创新实践,展现了网络安全市场的发展方向——通过切实可行的安全技术解决现实挑战,建立信任,并保护关键资产。
2026-06-04 |
莱迪思
,
MachXO5-NX
,
密码学
Far Edge AI 时代,多目标检测为何越来越依赖低功耗 FPGA?
随着 AI 从云端逐步走向边缘侧(Edge),多目标检测(Multi-Object Detection,MOD)正在被越来越多地应用于工业视觉、智能交通、机器人、智慧零售与边缘安防等场景。
2026-06-03 |
AI推理
,
莱迪思
,
Far-Edge
1
2
3
4
5
…
下一页
末页