Crosslink-NX应用连载（14）：驱动CH346C传输数据今天分享一个小设计：就是使用CH346C这颗USB2.0桥接SPI Slave FIFO（40Mbps）的芯片与计算机通信，当然也连带其高速串口功能（最高15Mbuad/s）。 
IC Coder与京微齐力正式达成合作，共建国产 FPGA AI 原生开发生态双方将围绕国产 FPGA 器件适配、AI 原生研发能力与开发生态协同持续推进合作，共同探索更易用、更高效、更贴近真实工程的 FPGA AI 原生开发路径。 
FPGA小课堂-使用DDR4控制器实现多通道数据读写（18)在之前已经使用interconnect IP 实现了DDR4的多通道读写功能，接下来为了更能接近实用性和更直观的展现多通道读写的功能，使用DDS IP 核生成两组正弦波信号 
破解边缘AI落地难题：Andromeda XVE70打造边缘智能“神经中枢”人工智能正在从“会思考”走向“会行动”。过去几年，AI产业的主线是大模型。更大的参数、更强的训练算力、更庞大的数据中心，推动AI能力不断突破。 
Vivado 报告三阶段检查：方法论 DRC 全解report_methodology 是 Vivado 里专门检查设计是否符合 UltraFast 设计方法学的 DRC 体系，按设计阶段分为 RTL lint 检查、综合后网表/约束检查、实现后时序检查三档 
Agilex® 3 FPGA：让现代 FPGA 开发更进一步采用 Intel 7 工艺和第二代 HyperFlex™ 架构，Agilex® 3 FPGA 和 SoC将 Agilex® 系列成熟的逻辑架构、高效能、现代 I/O、嵌入式存储器、DSP 资源和安全特性 
IPMX 解析：认证体系、行业进展与部署实践本文将介绍 IPMX 是什么、认证计划如何运作、首批认证产品带来了哪些启示、早期部署呈现了哪些趋势，以及运行于 AMD 自适应计算芯片之上的 Adeas-Nextera FPGA IP 核如何帮助制造商更快地开发出可通过认证的产品。 
示波器的 “心脏”：为什么离不开 FPGA？国产方案迎来实战验证在数字示波器中，FPGA发挥着至关重要的作用，尤其在实时信号处理方面。FPGA的并行处理能力和可重配置性使得其能够快速响应和处理高速信号，这对于实时捕获和分析信号非常重要 
第二代 AMD Versal™ Premium MoP：面向实时广播 AV 系统的高效内存解决方案第二代 AMD Versal™ Premium 封装内存 (MoP) 自适应 SoC 将内存直接集成在封装内，可助力打造卓越的 AV 处理平台，凭借更高效、易扩展、易部署的架构实现高性能视频与 AI 处理 
CSD7Z020和CSD9361的宽带SDR平台设计与实现CSD7Z020与CSD9361的组合方案，将异构SoC的灵活处理能力与宽带射频收发器的全频段覆盖能力相结合构建了完整可靠的射频-基带-应用数据通路 
在 Altera® FPGA 的 Nios® V 上实现 LED 控制 第 2 部分：软件开发 (Quartus® Prime Standard Edition 篇)在上一篇中，我们完成了硬件平台的搭建，包括在 Platform Designer 中设计 Nios® V 系统、完成 FPGA 顶层设计、设置约束并编译生成硬件配置文件 (.sof)。本文将继续介绍软件开发部分。 
MTIA 300类大模型芯片可以用FPGA集群做验证吗？所有人聊 AI 芯片都先聊算力，Meta 却把大把的面积和功耗花在了"不算数"的地方——12 块 RDMA 网卡直接塞进封装，另外划出 16 个专用引擎，只干搬数据和求和这两件事 
性能还是能效？Agilex® 5 与 Quartus® 让中端 FPGA 设计不再二选一本文展示了不同类型应用对 FPGA 架构及实现软件的不同要求，并进一步揭示了 Agilex® 5 E 系列 FPGA 在多个关键指标上的显著优势。 
