下载中心 | FPGA 开发圈

AMD Kria KV260 视觉 AI 入门套件

AMD Kria KV260 视觉 AI 入门套件是一个面向智慧城市与工业应用的开箱即用型平台。您可以利用预构建的应用与各种软件工具来设计用例原型，无需了解复杂的硬件设计

2025-11-12 | KRIA, kv260, AI

筑牢未来之信：依托莱迪思RoT FPGA与完整CNSA 2.0，为数字系统构建可信根基

本白皮书将介绍为何采用PQC刻不容缓、各国及行业如何应对以及莱迪思半导体公司支持PQC的RoT FPGA如何帮助组织在量子计算时代保障其未来安全。

2025-10-28 | 莱迪思, 量子计算, PQC

PolarFire® Core FPGA 和 SoC：为高性价比、低功耗嵌入式系统打造的精简型硅芯片

这些新器件在保留前代产品架构优势的同时，有针对性地精简了部分功能，从而实现高达 30% 的成本节约。

2025-10-20 | PolarFire, Microchip

Vivado 设计套件 I/O 与时钟规划设计中心

本文档为英语文档的翻译版本，若译文与英语原文存在歧义、差异、不一致或冲突，概以英语文档为准。

2025-10-10 | Vivado

MicroBlaze V 处理器嵌入式设计用户指南

本文档涵盖了以下设计进程：嵌入式软件开发：基于硬件平台来创建软件平台，并使用嵌入式 CPU 开发应用代码。还涵盖 XRT 和计算图 API。

2025-09-18 | MicroBlaze-V, 用户指南, 嵌入式设计

Vitis 参考指南（附下载）

AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。

2025-09-05 | Vitis

采用创新封装解决方案应对散热挑战

本白皮书介绍的特定创新是 AMD 无顶盖封装技术，这项可改变市场格局的技术提供卓越的系统级优势。带加强环的无顶盖封装不应与裸片无顶盖封装混淆。

2025-08-20 | Versal, 散热

UltraFast 设计方法时序收敛快捷参考指南

本快捷参考指南提供了以下分步骤流程，用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》（ UG949 ）中的建议快速完成时序收敛

2025-08-13 | UltraFAST, 时序收敛, AMD

SEM IP在MPSoC器件上的使用指南

SEM技术通过目标式ECC奇偶校验位注入实现可观测的软错误模拟。该机制在配置存储器帧（CRAM Frame）内精确选择校验位进行可控翻转

2025-08-11 | SEM IP, MPSoC, an安富利

Agilex™ 5 E 系列 FPGA 与 SoC 存储方案助力嵌入式应用实现最高能效

本白皮书将解释不同 DRAM 类型的关键差异化特性，帮助读者为其应用选择最合适的 DRAM；并将这些特性与 Agilex 5 器件的外部内存方案相结合

2025-08-11 | Agilex 5, DRAM, Altera

Agilex™ 3 与 Certus-N2 器件对比：基于 10 个 OpenCores 设计的正面对标性能测试

本文白皮书展示了对全新推出的 Agilex™ 3 FPGA 与 SoC 产品系列进行的严格基准测试方法与性能分析。该系列旨在为成本优化型应用提供高性能、高集成度和高可靠性。

2025-08-04 | Agilex-3, Certus-N2, OpenCores

软件调试器参考指南

本指南内容涵盖了XSDB 命令、XSDB 用例和硬件软件接口（ HSI ）命令。

2025-07-09 | 软件调试器, AMD, XSDB

下载全新 AMD Power Design Manager 2025.1 版

AMD Power Design Manager 2025.1 版（PDM）现已推出——增加了对第二代 AMD Versal™ AI Edge 和第二代 Versal Prime 系列的支持

2025-07-04 | PDM, UltraScale+

Versal 600G DCMAC Subsystem LogiCORE IP 产品指南

2025-05-28 | Versal, AMD, DCMAC

连接 TI AFE7769DEVM 与 Altera Arria 10 FPGA

本用户指南概述了两个评估模块 (EVM) 的硬件和软件设置：德州仪器 (TI) 的 AFE7769DEVM 收发器和 Altera 的 Arria™ 10 现场可编程门控阵列 (FPGA)。

2025-05-13 | AFE7769DEVM, Altera, Arria

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

2025-05-07 | QDMA, PCI Express v5.0, UltraScale+, 每日头条

耐辐射双相通用® FPGA 电源参考设计

TIDA-010958 是一种面向 AMD® Versal® AI Core XQRVC1902 内核电源轨的耐辐射同步降压电源参考设计。此设计非常适用于 12V 输入操作，可生成 0.8V 的输出电压和最大 80A 的输出电流

2025-04-29 | FPGA, TIDA-010958, Versal, 电源管理

为低功耗 FPGA、处理器和 ASIC 实施启用 LVDS 链路

随着系统设计人员利用新型处理器、FPGA 和 ASSP 技术，实现低功耗和高效 LVDS 链路比以往更加重要

2025-04-28 | FPGA, LVDS, 德州仪器

AI 引擎编程：Kahn 处理网络的演进发展

本白皮书探讨了如何基于 Kahn 处理网络（ KPN ）定义 AI 引擎图形编程模型。KPN 模型有助于实现数据流并行化，进而提高系统的整体性能

2025-04-16 | AI引擎, AMD, Kahn

Microchip PolarFire® FPGA为机器人打造“最强大脑”

在机器人技术爆发式发展的今天，低功耗、安全性和实时处理能力已成为三大核心挑战。Microchip最新推出的PolarFire® FPGA系列，正是为解决这些痛点而生！

2025-04-15 | Microchip, PolarFire, 机器人, 首页推荐

无需电平转换：支持将低压 I/O 信号传入 FPGA、处理器或 ASIC

本应用简报重点介绍了DS90LVRA2-Q1，这是一种支持低至 1.8V I/O 电压的外部 LVDS 接收器解决方案。

2025-04-08 | 电平转换, LVDS, 德州仪器, FPGA

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

2025-03-05 | Vitis, 数据中心, AMD, 每日头条

使用航天级电源元件为 Microchip RT PolarFire FPGA 供电

本应用手册为 Microsemi® PolarFire® FPGA 提供了推荐的航天级电源设计。该报告概述了针对各个电源轨的建议以及耐辐射 (-SP) 和抗辐射 (-SEP) 器件的优势。

2025-03-04 | PolarFire, 电源管理, 航天应用

适用于 Microsemi® RTG4™ FPGA 的 TI 航天级电源解决方案

本应用手册演示了如何使用 TI 符合航天标准的电源产品系列为基于 RTG4 的设计供电。

2025-03-03 | Microsemi, 电源管理, RTG4, FPGA

使用航天级电源元件为 AMD Kintex XQRKU060 FPGA 供电

本应用手册为 AMD® Kintex® UltraScale™ XQRKU060 FPGA 提供了推荐的航天级电源设计。该报告概述了针对各个电源轨的建议以及耐辐射 (-SP) 和抗辐射 (-SEP) 器件的优势。

2025-02-28 | Kintex, XQRKU060, 电源设计

实现具有电平转换功能的高能效 FPGA 设计

FPGA 处理能力的提升，以及 I/O（输入/输出）和内存容量的增加，为设计人员实现特定设计提供了多种选择。不过，使用现代 FPGA 上提供的许多资源时，功耗往往更高。

2025-02-26 | 电平转换, FPGA设计, 德州仪器

Vivado 设计套件用户指南：设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

2025-02-19 | Vivado, 时序收敛, AMD

使用 TPS65219 PMIC 为 Xilinx® Zynq® UltraScale+® MPSoC 供电

本应用手册可用于指导将 TPS65219 电源管理集成电路 (PMIC) 集成到为 Xilinx® Zynq® UltraScale+® 系列 MPSoC 供电的系统中

2025-01-23 | TPS65219, PMIC, Zynq MPSOC, 电源管理

使用 Vitis 进行嵌入式设计开发用户指南

AMD Vitis™ 工具套件包含多种设计技术，用于开发以 AMD 器件为目标的异构嵌入式应用。

2025-01-08 | Vitis, 嵌入式设计, 用户指南, AMD

AMD FPGA 与传统 LUT4 架构相比的优势

采用 LUT6 架构的 AMD 成本优化型 FPGA 提供了一种均衡的解决方案，可实现高性能和低功耗。

2024-12-25 | FPGA, AMD, LUT4, WP558

利用 P4 与 Vivado 工具简化数据包处理设计

本白皮书概述了使用 VNP4 进行设计的优点。

2024-11-27 | P4, Vivado, 数据包处理, AMD

TRF1208/TRF1108 具有 Xilinx RFSoC 数据转换器的有源平衡-非平衡变压器接口

本报告使用相应器件的已发布 S 参数补全了仿真接口，以演示 TRF1x08 和 Xilinx RFSoC 之间的性能预期。

2024-11-13 | RFSoC, 数据转换器, TRF1208, TI

embeddedsw 组件移植指南

用于构建 AMD embeddedsw 组件的旧方法将 .xsa 用作来自硬件人员的交接文件，并将 mdd、mld 和 mss 文件用于不同的软件配置

2024-10-31 | embeddedsw, 每日头条

MicroBlaze V 处理器参考指南

本指南提供了有关 AMD Vivado™ Design Suite 中包含的 32 位和 64 位 MicroBlaze™ V 软核处理器的信息

2024-10-15 | MicroBlaze-V, AMD, 每日头条

RS-485设计入门指南

本应用报告的目的是介绍 RS-485 系统设计的重点内容。尽管存在大量涉及此主题的技术文献，但本文档的目的是为不熟悉 RS-485 的系统设计人员提供非常全面的设计指南。

2024-09-10 | RS-485, 指南

Vivado Design Suite用户指南:逻辑仿真

本文描述 AMD Vivado™ 仿真器作为独立工具和作为 Vivado Design Suite 的一部分的具体使用方式，以及如何使用波形查看器来分析和调试设计

2024-08-12 | 逻辑仿真, UG900, Vivado, 首页推荐

Versal自适应 SoC 硬件、IP 和平台开发方法指南

本文档旨在描述推荐的设计方法，帮助您在设计输入期间有效利用 AMD 的 Versal™ 自适应 SoC 资源。

2024-07-23 | Versal, UG1387

AI 引擎机器学习内核与计算图编程指南

AMD Versal™ AI Core 系列和 Versal AI Edge 系列旨在凭借 AI 引擎机器学习 ( ML ) 架构来提供突破性的 AI 推断加速

2024-07-03 | AI引擎, 机器学习, Versal

利用成本优化型 FPGA 和自适应 SoC 释放创新潜能

本电子书介绍了 FPGA、自适应 SoC、ASIC 和其他标准处理器之间的区别，旨在帮助创新者确定最适合自身应用的方案。

2024-06-26 | Spartan UltraScale+, 人工智能, 机器学习

UltraFast 设计方法时序收敛快捷参考指南

本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛

2024-05-22 | UltraFAST, 时序收敛, 参考指南, 每日头条

精彩推荐

SystemC 仿真库的编译

AMD Vivado™ 设计套件以文件和库的形式提供仿真模型。仿真库包含器件和 IP 的行为和时序模型。编译后的库可供多个设计项目使用。

易灵思FPGA DSP源语使用方法

本文将重点解析易灵思 FPGA 中的 DSP 原语结构、功能特性及其在实际设计中的使用方法，帮助读者理解如何借助这些硬件资源构建高效的信号处理系统。

Hyperlynx仿真系列(一): Versal GTYP

本文简单介绍了如何用Hyperlynx来做GTYP的 IBIS AMI仿真，以及可以通过仿真输出文件来画出以帮助分析。

如何在KR260 starter kit上应用gmii2rgmii IP

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

FPGA软核生态全景对比：六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。