下载中心 | FPGA 开发圈

连接 TI AFE7769DEVM 与 Altera Arria 10 FPGA

本用户指南概述了两个评估模块 (EVM) 的硬件和软件设置：德州仪器 (TI) 的 AFE7769DEVM 收发器和 Altera 的 Arria™ 10 现场可编程门控阵列 (FPGA)。

2025-05-13 | AFE7769DEVM, Altera, Arria

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

2025-05-07 | QDMA, PCI Express v5.0, UltraScale+, 每日头条

耐辐射双相通用® FPGA 电源参考设计

TIDA-010958 是一种面向 AMD® Versal® AI Core XQRVC1902 内核电源轨的耐辐射同步降压电源参考设计。此设计非常适用于 12V 输入操作，可生成 0.8V 的输出电压和最大 80A 的输出电流

2025-04-29 | FPGA, TIDA-010958, Versal, 电源管理

为低功耗 FPGA、处理器和 ASIC 实施启用 LVDS 链路

随着系统设计人员利用新型处理器、FPGA 和 ASSP 技术，实现低功耗和高效 LVDS 链路比以往更加重要

2025-04-28 | FPGA, LVDS, 德州仪器

AI 引擎编程：Kahn 处理网络的演进发展

本白皮书探讨了如何基于 Kahn 处理网络（ KPN ）定义 AI 引擎图形编程模型。KPN 模型有助于实现数据流并行化，进而提高系统的整体性能

2025-04-16 | AI引擎, AMD, Kahn

Microchip PolarFire® FPGA为机器人打造“最强大脑”

在机器人技术爆发式发展的今天，低功耗、安全性和实时处理能力已成为三大核心挑战。Microchip最新推出的PolarFire® FPGA系列，正是为解决这些痛点而生！

2025-04-15 | Microchip, PolarFire, 机器人, 首页推荐

无需电平转换：支持将低压 I/O 信号传入 FPGA、处理器或 ASIC

本应用简报重点介绍了DS90LVRA2-Q1，这是一种支持低至 1.8V I/O 电压的外部 LVDS 接收器解决方案。

2025-04-08 | 电平转换, LVDS, 德州仪器, FPGA

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

2025-03-05 | Vitis, 数据中心, AMD, 每日头条

使用航天级电源元件为 Microchip RT PolarFire FPGA 供电

本应用手册为 Microsemi® PolarFire® FPGA 提供了推荐的航天级电源设计。该报告概述了针对各个电源轨的建议以及耐辐射 (-SP) 和抗辐射 (-SEP) 器件的优势。

2025-03-04 | PolarFire, 电源管理, 航天应用

适用于 Microsemi® RTG4™ FPGA 的 TI 航天级电源解决方案

本应用手册演示了如何使用 TI 符合航天标准的电源产品系列为基于 RTG4 的设计供电。

2025-03-03 | Microsemi, 电源管理, RTG4, FPGA

使用航天级电源元件为 AMD Kintex XQRKU060 FPGA 供电

本应用手册为 AMD® Kintex® UltraScale™ XQRKU060 FPGA 提供了推荐的航天级电源设计。该报告概述了针对各个电源轨的建议以及耐辐射 (-SP) 和抗辐射 (-SEP) 器件的优势。

2025-02-28 | Kintex, XQRKU060, 电源设计

实现具有电平转换功能的高能效 FPGA 设计

FPGA 处理能力的提升，以及 I/O（输入/输出）和内存容量的增加，为设计人员实现特定设计提供了多种选择。不过，使用现代 FPGA 上提供的许多资源时，功耗往往更高。

2025-02-26 | 电平转换, FPGA设计, 德州仪器

Vivado 设计套件用户指南：设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

2025-02-19 | Vivado, 时序收敛, AMD

使用 TPS65219 PMIC 为 Xilinx® Zynq® UltraScale+® MPSoC 供电

本应用手册可用于指导将 TPS65219 电源管理集成电路 (PMIC) 集成到为 Xilinx® Zynq® UltraScale+® 系列 MPSoC 供电的系统中

2025-01-23 | TPS65219, PMIC, Zynq MPSOC, 电源管理

使用 Vitis 进行嵌入式设计开发用户指南

AMD Vitis™ 工具套件包含多种设计技术，用于开发以 AMD 器件为目标的异构嵌入式应用。

2025-01-08 | Vitis, 嵌入式设计, 用户指南, AMD

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。