下载中心 | FPGA 开发圈

AMD Kria KV260 视觉 AI 入门套件

AMD Kria KV260 视觉 AI 入门套件是一个面向智慧城市与工业应用的开箱即用型平台。您可以利用预构建的应用与各种软件工具来设计用例原型，无需了解复杂的硬件设计

2025-11-12 | KRIA, kv260, AI

筑牢未来之信：依托莱迪思RoT FPGA与完整CNSA 2.0，为数字系统构建可信根基

本白皮书将介绍为何采用PQC刻不容缓、各国及行业如何应对以及莱迪思半导体公司支持PQC的RoT FPGA如何帮助组织在量子计算时代保障其未来安全。

2025-10-28 | 莱迪思, 量子计算, PQC

PolarFire® Core FPGA 和 SoC：为高性价比、低功耗嵌入式系统打造的精简型硅芯片

这些新器件在保留前代产品架构优势的同时，有针对性地精简了部分功能，从而实现高达 30% 的成本节约。

2025-10-20 | PolarFire, Microchip

Vivado 设计套件 I/O 与时钟规划设计中心

本文档为英语文档的翻译版本，若译文与英语原文存在歧义、差异、不一致或冲突，概以英语文档为准。

2025-10-10 | Vivado

MicroBlaze V 处理器嵌入式设计用户指南

本文档涵盖了以下设计进程：嵌入式软件开发：基于硬件平台来创建软件平台，并使用嵌入式 CPU 开发应用代码。还涵盖 XRT 和计算图 API。

2025-09-18 | MicroBlaze-V, 用户指南, 嵌入式设计

Vitis 参考指南（附下载）

AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。

2025-09-05 | Vitis

采用创新封装解决方案应对散热挑战

本白皮书介绍的特定创新是 AMD 无顶盖封装技术，这项可改变市场格局的技术提供卓越的系统级优势。带加强环的无顶盖封装不应与裸片无顶盖封装混淆。

2025-08-20 | Versal, 散热

UltraFast 设计方法时序收敛快捷参考指南

本快捷参考指南提供了以下分步骤流程，用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》（ UG949 ）中的建议快速完成时序收敛

2025-08-13 | UltraFAST, 时序收敛, AMD

SEM IP在MPSoC器件上的使用指南

SEM技术通过目标式ECC奇偶校验位注入实现可观测的软错误模拟。该机制在配置存储器帧（CRAM Frame）内精确选择校验位进行可控翻转

2025-08-11 | SEM IP, MPSoC, an安富利

Agilex™ 5 E 系列 FPGA 与 SoC 存储方案助力嵌入式应用实现最高能效

本白皮书将解释不同 DRAM 类型的关键差异化特性，帮助读者为其应用选择最合适的 DRAM；并将这些特性与 Agilex 5 器件的外部内存方案相结合

2025-08-11 | Agilex 5, DRAM, Altera

Agilex™ 3 与 Certus-N2 器件对比：基于 10 个 OpenCores 设计的正面对标性能测试

本文白皮书展示了对全新推出的 Agilex™ 3 FPGA 与 SoC 产品系列进行的严格基准测试方法与性能分析。该系列旨在为成本优化型应用提供高性能、高集成度和高可靠性。

2025-08-04 | Agilex-3, Certus-N2, OpenCores

软件调试器参考指南

本指南内容涵盖了XSDB 命令、XSDB 用例和硬件软件接口（ HSI ）命令。

2025-07-09 | 软件调试器, AMD, XSDB

下载全新 AMD Power Design Manager 2025.1 版

AMD Power Design Manager 2025.1 版（PDM）现已推出——增加了对第二代 AMD Versal™ AI Edge 和第二代 Versal Prime 系列的支持

2025-07-04 | PDM, UltraScale+

Versal 600G DCMAC Subsystem LogiCORE IP 产品指南

2025-05-28 | Versal, AMD, DCMAC

连接 TI AFE7769DEVM 与 Altera Arria 10 FPGA

本用户指南概述了两个评估模块 (EVM) 的硬件和软件设置：德州仪器 (TI) 的 AFE7769DEVM 收发器和 Altera 的 Arria™ 10 现场可编程门控阵列 (FPGA)。

2025-05-13 | AFE7769DEVM, Altera, Arria

精彩推荐

如何在KR260 starter kit上应用gmii2rgmii IP

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

FPGA软核生态全景对比：六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。