下载中心 | FPGA 开发圈

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

2025-03-05 | Vitis, 数据中心, AMD, 每日头条

使用航天级电源元件为 Microchip RT PolarFire FPGA 供电

本应用手册为 Microsemi® PolarFire® FPGA 提供了推荐的航天级电源设计。该报告概述了针对各个电源轨的建议以及耐辐射 (-SP) 和抗辐射 (-SEP) 器件的优势。

2025-03-04 | PolarFire, 电源管理, 航天应用

适用于 Microsemi® RTG4™ FPGA 的 TI 航天级电源解决方案

本应用手册演示了如何使用 TI 符合航天标准的电源产品系列为基于 RTG4 的设计供电。

2025-03-03 | Microsemi, 电源管理, RTG4, FPGA

使用航天级电源元件为 AMD Kintex XQRKU060 FPGA 供电

本应用手册为 AMD® Kintex® UltraScale™ XQRKU060 FPGA 提供了推荐的航天级电源设计。该报告概述了针对各个电源轨的建议以及耐辐射 (-SP) 和抗辐射 (-SEP) 器件的优势。

2025-02-28 | Kintex, XQRKU060, 电源设计

实现具有电平转换功能的高能效 FPGA 设计

FPGA 处理能力的提升，以及 I/O（输入/输出）和内存容量的增加，为设计人员实现特定设计提供了多种选择。不过，使用现代 FPGA 上提供的许多资源时，功耗往往更高。

2025-02-26 | 电平转换, FPGA设计, 德州仪器

Vivado 设计套件用户指南：设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

2025-02-19 | Vivado, 时序收敛, AMD

使用 TPS65219 PMIC 为 Xilinx® Zynq® UltraScale+® MPSoC 供电

本应用手册可用于指导将 TPS65219 电源管理集成电路 (PMIC) 集成到为 Xilinx® Zynq® UltraScale+® 系列 MPSoC 供电的系统中

2025-01-23 | TPS65219, PMIC, Zynq MPSOC, 电源管理

使用 Vitis 进行嵌入式设计开发用户指南

AMD Vitis™ 工具套件包含多种设计技术，用于开发以 AMD 器件为目标的异构嵌入式应用。

2025-01-08 | Vitis, 嵌入式设计, 用户指南, AMD

AMD FPGA 与传统 LUT4 架构相比的优势

采用 LUT6 架构的 AMD 成本优化型 FPGA 提供了一种均衡的解决方案，可实现高性能和低功耗。

2024-12-25 | FPGA, AMD, LUT4, WP558

利用 P4 与 Vivado 工具简化数据包处理设计

本白皮书概述了使用 VNP4 进行设计的优点。

2024-11-27 | P4, Vivado, 数据包处理, AMD

TRF1208/TRF1108 具有 Xilinx RFSoC 数据转换器的有源平衡-非平衡变压器接口

本报告使用相应器件的已发布 S 参数补全了仿真接口，以演示 TRF1x08 和 Xilinx RFSoC 之间的性能预期。

2024-11-13 | RFSoC, 数据转换器, TRF1208, TI

embeddedsw 组件移植指南

用于构建 AMD embeddedsw 组件的旧方法将 .xsa 用作来自硬件人员的交接文件，并将 mdd、mld 和 mss 文件用于不同的软件配置

2024-10-31 | embeddedsw, 每日头条

MicroBlaze V 处理器参考指南

本指南提供了有关 AMD Vivado™ Design Suite 中包含的 32 位和 64 位 MicroBlaze™ V 软核处理器的信息

2024-10-15 | MicroBlaze-V, AMD, 每日头条

RS-485设计入门指南

本应用报告的目的是介绍 RS-485 系统设计的重点内容。尽管存在大量涉及此主题的技术文献，但本文档的目的是为不熟悉 RS-485 的系统设计人员提供非常全面的设计指南。

2024-09-10 | RS-485, 指南

Vivado Design Suite用户指南:逻辑仿真

本文描述 AMD Vivado™ 仿真器作为独立工具和作为 Vivado Design Suite 的一部分的具体使用方式，以及如何使用波形查看器来分析和调试设计

2024-08-12 | 逻辑仿真, UG900, Vivado, 首页推荐

精彩推荐

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example