FPGA实现LVDS接口（2）--IDDR原语的介绍及使用
judy 在 周一, 01/13/2025 - 10:17 提交
IDDR是Xilinx7系列FPGA的一个底层原语，它的功能就是把输入的双沿信号转换为单沿信号输出给FPGA内部逻辑进行使用
LVDS（Low Voltage Differential Signaling）是一种低电压差分信号传输技术，常用于高速数据传输，以降低电磁干扰并提高传输效率。
LVDS
FPGA实现LVDS接口（1）--IBUFDS原语、OBUFDS原语和IOBUFDS原语的介绍及使用
judy 在 周五, 01/10/2025 - 09:54 提交
IBUFDS原语、OBUFDS原语以及IOBUFDS都是差分信号缓冲器，用于不同电平接口之间的缓冲和转换
使用高云小蜜蜂GW1N-2实现MIPI到LVDS（DVP）转换案例分享
judy 在 周二, 01/07/2025 - 17:06 提交
今天要分享的是一个简单的MIPI到LVDS（DVP）接口转换的案例。目的就是要把低成本FPGA的应用潜力充分利用起来。
LVDS是一种电平标准，为什么又是视频接口？
judy 在 周六, 10/12/2024 - 10:01 提交
BT656、SDI 和 LVDS 都是用于传输视频信号的接口或标准，虽然它们的应用场景和传输方式有所不同
FPGA与高速ADC LVDS数据接口设计考虑
judy 在 周五, 08/30/2024 - 10:03 提交
本文描述了ADC和FPGA之间LVDS接口设计需要考虑的因素，包括LVDS数据标准、LVDS接口数据时序违例解决方法以及硬件设计要点
LVDS的GCLK接收方案
judy 在 周一, 08/12/2024 - 15:20 提交
在易灵思的器件上接收LVDS一般采用PLL接收，通过PLL产生两个时钟，一个是fast_clk，一个是slow_clk,分别用于处理串行数据和并行数据
LVDS用法
judy 在 周二, 06/18/2024 - 09:55 提交
这里以钛金的LVDS为例。LVDS时钟的接收要连接名字为GPIOx_P_y_PLLINz名字的差分对，这样的管脚直接驱动PLL
智多晶PLL IP动态相位调整
judy 在 周二, 04/09/2024 - 16:46 提交
在FPGA中，动态相位调整（DPA）主要实现LVDS接口接收时对时钟和数据通道的相位补偿，以达到正确接收的目的。
AMD Versal AI Edge 自适应计算加速平台之 LVDS 液晶屏显示实验 (5)
judy 在 周二, 04/09/2024 - 10:10 提交
实验Vivado工程为“lvds_lcd”。本章介绍lvds lcd液晶屏的color bar显示。
做信号链，你需要了解的高速信号知识（一）：为什么要使用LVDS或JESD204B标准？
judy 在 周二, 03/12/2024 - 16:20 提交
信号链是连接真实世界和数字世界的桥梁