跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
FPGA 版本管理三种方式:你会选哪一种?
FPGA 项目中也离不开版本号管理,不然“这是谁编的”、“板子上跑的到底是哪一版”常常让人头皮发麻。今天来聊聊三种常见方法。
2025-09-02 |
FPGA
灯光、镜头和FPGA逻辑
FPGA 广泛应用于各种图像处理应用,包括医疗和科学成像、空间成像、汽车和国防领域。在本项目中,我们将详细了解使用图像传感器时涉及的不同阶段和元素。
2025-08-28 |
图像传感器
,
FPGA应用
使用 Verilog 在 FPGA 上实现低通滤波器
在本文中,我们将简要探讨不同类型的滤波器,然后学习如何实现移动平均滤波器并使用 CIC 架构对其进行优化。
2025-08-06 |
Verilog
,
FPGA
,
低通滤波器
给 Zynq FPGA 插上树莓派摄像头的翅膀
今天介绍一个将树莓派摄像头与 Zynq FPGA “联姻” 的创意项目。
2025-07-29 |
Zynq
,
FPGA
,
树莓派
关于reset_project和reset_project -exclude ip使用
之前群里有一些关于在Vivado中IP综合时出现各种问题,大部分通过reset_project这个TCL命令解决,今天就简单分析一下reset_project这个命令的作用。
2025-07-28 |
Vivado
,
IP综合
Xilinx Zynq Multiboot技术介绍
FPGA Multiboot(多重启动)是一种允许FPGA在运行时动态切换不同配置映像的技术。这项技术主要应用于Xilinx FPGA(如Virtex、Zynq、Kintex和Artix系列)
2025-07-25 |
Multiboot
,
Zynq
AMD-XILINX 7系列比特流加密
在本篇博文中,我们将使用 Arty S7-50(便宜) 演示如何将 AES 密钥编程到 BBRAM 中。
2025-07-18 |
AMD
,
7系列FPGA
,
比特流加密
把 FPGA 搬进软件无线电:PynqSDR HAT 让通信实验不再 “烧钱”
今天要介绍的这款神器 ——PynqSDR HAT,正试图打破 “软件无线电 = 昂贵设备” 的刻板印象,让 FPGA 级别的通信实验变得触手可及。
2025-07-14 |
FPGA
,
软件无线电
,
PynqSDR-HAT
关于异步FIFO设计
格雷码是美国学者Frank Gray于1947年提出的一种二进制编码方式,后面这种编码方式就以他的名字命名。实际上,格雷码是有多种编码形式的
2025-07-10 |
格雷码
,
异步FIFO
基于PCIe XDMA 的高速数据传输系统
既然讲到CXP ,就不能不提PCIe,市面上常见的CXP 采集卡是基于PCIe接口的,为了满足CXP 电口 12.5G 4lane/8lane 或者基于光口的40G/100G 的数据传输带宽
2025-07-08 |
PCIe接口
,
XDMA
,
高速数据传输
为什么说FPGA是硬件并行的?
在算力需求爆炸式增长的今天,GPU与CPU常占据头条,但 FPGA(现场可编程门阵列) 凭借其独特的硬件并行能力,正悄然重塑高性能计算的边界。
2025-07-08 |
FPGA 应用
,
硬件并行
FPGA做深度学习能走多远?
2017年,深鉴科技基于FPGA开发的语音识别引擎横空出世,性能达CPU的43倍,功耗仅为GPU的1/3.5。这一里程碑事件点燃了业界对FPGA赋能深度学习的期待。
2025-06-27 |
FPGA
,
深度学习
FPGA学习常见的误区有哪些?
掌握正确的学习路径,从开发板到Offer的实战攻略。
2025-06-24 |
FPGA
【Vivado那些事儿】安装好的Vivado如何新增器件
目前Vivado安装文件越来越大,所以在安装时候可以通过减少安装器件而减少所占用的安装空间,但是如果后期我开发时候想使用这些没安装的器件怎么办?
2025-06-19 |
Vivado
YunSDR小课堂-AIE编程指南(第55讲)
在获取输入或输出缓冲区之后但在释放它之前,缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区,而不会发生数据冲突
2025-06-17 |
YunSDR
,
AIE编程
,
威视锐
118 中的第 1
››