跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
使用 Vitis Model Composer 生成 FPGA IP 核
今天的教程提供了创建自定义 IP 的分步指南,从算法开发到准备 IP 生成的模型,包括资源和时序分析,最后将其添加到 Vivado IP 目录。
2025-04-14 |
Vitis
,
IP核
Verilog的未来在哪里?
在FPGA的群里,经常会有人讨论以后Verilog会如何发展?HLS和DLS谁会胜出?用Python来写更快还是现在用的相对多一些的Chisel和SpinalHDL?
2025-03-31 |
Verilog
常见FPGA逻辑单元比较(仅参考)
今天主要对Xilinx、Altera和Actel三家 FPGA 中使用的逻辑单元架构进行对比,最后对这三家逻辑量换算进行说明
2025-03-31 |
FPGA
,
逻辑单元架构
一文全面了解ASK解调技术
在无线充电、物联网和汽车电子等领域,ASK解调技术正悄然成为高效通信的“幕后功臣”。本文将带你深入探索这一技术的核心原理、创新突破与未来潜力。
2025-03-28 |
ASK解调
国产 FPGA 的崛起之路,能否打破 Xilinx 的垄断?
近年来,国产 FPGA 发展迅速,中国共有22家(去除特殊用途的反熔丝还有19家)FPGA厂商,主要有紫光同创、安路科技、复旦微等。
2025-03-26 |
FPGA
,
Xilinx
一周掌握FPGA Verilog HDL语法 day 1
今天给大侠带来的是一周掌握FPGA Verilog HDL 语法,今天开启第一天,下面咱们废话就不多说了,一起来看看吧。
2025-03-25 |
FPGA
,
Verilog HDL
YunSDR通信小课堂(第31讲)
在实际应用中,数据转换过程会产生噪声和杂散,它们会扭曲和干扰原始信号,影响系统的整体性能。
2025-03-25 |
YunSDR
,
射频数据转换器
FPGA助力智能机器人应用
该系列教程由 AMD 的工业架构师 Tomas Thoresen 在 Hackster 上利用 FPGA 进行机器人应用的探索,下面先介绍一下这个项目
2025-03-24 |
FPGA
,
智能机器人
[手]撕滑动窗口滤波器
图像处理中最常用的技术之一是使用滑动窗口滤波器,该滤波器在图像上滑动一个 nxn 矩阵并对中心像素进行操作。
2025-03-21 |
滤波器
,
图像处理
8点FFT实现的几个重要特性
前面两篇文章详细介绍了DFT和FFT,今天介绍一下使用Verilog实现8点FFT。
2025-03-19 |
FFT
,
Verilog
emacs中调用verible lint来检查verilog语法
本文介绍emacs中调用verible lint来检查verilog语法方法。
2025-03-17 |
emacs
,
Verilog
SystemVerilog用于设计与验证,有哪些好处?
作为硅片上的舞者,人类科技发展的灵魂工程师,我们在IC设计或者FPGA开发过程中,通过Verilog或SystemVerilog硬件描述语言
2025-03-17 |
SystemVerilog
详解Xilinx的10G PCS PMA IP
如果要在Xilinx的FPGA上使用万兆以太网通信,大致有三种方法构建协议栈。第一种使用GTX等Serdes作为底层的PHY
2025-03-17 |
PHY
,
10GBASE-KR
,
XGMII接口
FPGA在AI上的最新成果
下午有个朋友问我,现在AI发展这么快,怎么没听过FPGA有什么动静,难道FPGA就真的搭不上AI这趟列车了吗?
2025-03-12 |
FPGA
,
AI
简要讲解Xilinx的SRIO IP的配置参数(高速收发器二十九)
打开srio IP的配置界面,如下图所示,在1处选择使用高级模式。2处设置SRIO的数据链路,包含几路高速收发器,由于后续上板时通过光纤回环
2025-03-10 |
SRIO
,
高速收发器
116 中的第 1
››