跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
FPGA做深度学习能走多远？
2017年，深鉴科技基于FPGA开发的语音识别引擎横空出世，性能达CPU的43倍，功耗仅为GPU的1/3.5。这一里程碑事件点燃了业界对FPGA赋能深度学习的期待。
2025-06-27 |
FPGA
,
深度学习
FPGA学习常见的误区有哪些?
掌握正确的学习路径，从开发板到Offer的实战攻略。
2025-06-24 |
FPGA
【Vivado那些事儿】安装好的Vivado如何新增器件
目前Vivado安装文件越来越大，所以在安装时候可以通过减少安装器件而减少所占用的安装空间，但是如果后期我开发时候想使用这些没安装的器件怎么办？
2025-06-19 |
Vivado
YunSDR小课堂-AIE编程指南(第55讲)
在获取输入或输出缓冲区之后但在释放它之前，缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区，而不会发生数据冲突
2025-06-17 |
YunSDR
,
AIE编程
,
威视锐
FPGA是否也会拥抱开源？
你是否想过，像搭乐高一样自由设计芯片？FPGA（现场可编程门阵列）正是这样的存在——它如同一张“数字白板”，通过编程可瞬间变身成CPU、专用ASIC。
2025-06-13 |
FPGA
FPGA如何理解？
在智能汽车识别障碍物、5G基站处理海量信号、工厂机器人精准操作的背后，都藏着一块名为FPGA的芯片。它既不像CPU那样家喻户晓，也不像显卡那样引人注目
2025-06-09 |
FPGA
Vivado2025.1已发布，可供下载
Vivado2025年第一版，比2024来的稍晚一些（2024.05），首先大小还是100G起步，但是明显小了很多，接下来看看更新了哪些东东，值不值得升级。
2025-06-09 |
Vivado2025.1
FPGA定点和浮点数学运算-实例对比
在创建 RTL 示例时，经常使用 VHDL 2008 附带的 VHDL 包。它提供了出色的功能，可以高效地处理定点数，当然，它们也是可综合的
2025-06-06 |
Versal
,
VHDL
,
浮点数学运算
回头看，FPGA+RK3576方案的功耗性能优势
各位朋友，大家好，熊猫君这次开个倒车，在这个广泛使用Xilinx（Altera）高端SoC的时代，分享一个“FPGA+ARM”实现的低功耗高性能传统方案。
2025-05-29 |
RK3576
,
红外热成像
VSCode 为什么运行那么卡?（电脑CPU 经常占用100% ）
VSCode 在使用过程中，可能会经常出现电脑特别卡，如果你观察了任务管理器，就可以发现，CPU已经占用100%了。
2025-05-21 |
VSCODE
用最小的 RISC-V 核心挑战 FPGA 极限
CoreScore 是一个开源项目，旨在通过部署尽可能多的 SERV 核心（世界上最小的 RISC-V 处理器）在 FPGA 上，评估 FPGA 的资源承载能力和综合布线工具的效率。
2025-05-21 |
RISC-V
,
FPGA
,
CoreScore
打开 FPGA 设计之门：深入了解 Verilog-to-Routing (VTR) 开源项目
在FPGA领域，商业工具长期垄断架构设计与验证的「解释权」。而来自多伦多大学的VTR-Verilog-to-Routing项目，以开源代码掀开了FPGA的「黑盒子」
2025-05-19 |
FPGA设计
Vitis异构系统设计：从理论到实践全解析
在当今嵌入式开发领域，工具链的演进日新月异。尽管我们之前主要关注Vitis的嵌入式流程，但Vitis Unified平台实际上提供了更广泛的功能
2025-05-14 |
Vitis
,
异构系统
FPGA Vivado调用IP核详细操作步骤
今天给大侠带来Vivado调用IP核详细操作步骤，手把手教学，请往下看。话不多说，上货。
2025-05-12 |
FPGA
,
Vivado
,
IP核
不用官方EDA怎么开发FPGA？
今天就介绍一个使用开源工具链来开发FPGA的方式。本文核心：开源 FPGA 工具链，例如 APIO、IceStrom、yosys OssCAD 等使用。
2025-05-08 |
EDA
,
FPGA
117 中的第 1
››
