博客 | FPGA 开发圈

Xilinx FPGA PCIe IP核接口介绍——PCIe接口专栏(三)

很多初学者刚开始看到PCIe IP文档时，不太懂Xilinx PCIe IP核主要的数据接口：CC、CQ、RQ、RC。本文主要就是对这些接口做详细的介绍，希望能答疑解惑。

2024-07-25 | FPGA, PCIe, IP核

适用FPGA的小型神经网络（一）

今天我们分享几个用FPGA实现的小型神经网络，侧重应用。

2024-07-25 | FPGA, 神经网络

Verilog可综合设计与不可综合设计如何区分?

本文将深入探讨Verilog中的可综合设计与不可综合设计，揭示它们之间的差异，并提供一些建议参考。

2024-07-24 | Verilog, 可综合设计, 不可综合设计

多FPGA集群上的High-Level并行编程

本文介绍了在多FPGA集群上实现高级并行编程的研究，其主要目标是为非FPGA专家提供一个成熟且易于使用的环境，以便在多个并行运行的设备上扩展高性能计算应用。

2024-07-22 | FPGA, HPC

为什么 FPGA 的效率低于 ASIC？

FPGA是“可重构逻辑”器件。先制造的芯片，再次设计时“重新配置”。

2024-07-22 | FPGA, ASIC

从FPGA说起的深度学习（十）

在本教程中，旨在加深对深度学习和 FPGA 的理解。

2024-07-19 | FPGA, 深度学习

Verilog常用显示任务函数有哪些?

本文将深入剖析Verilog中的显示任务函数，结合丰富的实例，让大家迅速掌握这些强大的调试助手。

2024-07-19 | Verilog, FPGA设计

从FPGA说起的深度学习（九）- 优化最终章

在本教程中，我们将介绍使用 FPGA 实现深度学习的技术，深度学习是近年来人工智能领域的热门话题。

2024-07-18 | FPGA, 深度学习

FPGA常见面试题总结

2024-07-18 | FPGA

可编程逻辑器件适航标准-DO254 VHDL编码规范

本文汇总了可编程逻辑器件适航标准-DO254 VHDL编码规范

2024-07-17 | VHDL, DO254, 可编程逻辑器件

如何理解FPGA设计中的时钟?

本文将详细介绍FPGA时钟设计的概念、技巧和优化策略。

2024-07-17 | FPGA设计

代码开源！用Versal FPGA加速矩阵乘法

该论文主要围绕着深度学习应用对密集矩阵乘法（Matrix Multiply, MM）的大量需求展开

2024-07-16 | Versal, 矩阵乘法, 深度学习

如何理解同步时钟与异步时钟?

本文将详细介绍下FPGA设计中的同步适中就好与异步时钟，帮助读者在实际项目中应用这些概念。

2024-07-15 | 同步时钟, 异步时钟, FPGA设计

在HLS中插入HDL代码

本文介绍一种在HLS中插入HDL代码的方式，结合两者的优势为FPGA开发打造一把“利剑”。

2024-07-15 | HLS, HDL, FPGA

加速AI算法中矩阵乘法的FPGA实现

随着大模型越来越火，算力成了绝对的稀缺资源，因此现在很多的研究方向都是如何降低AI算法中的运算

2024-07-12 | AI, FPGA, 矩阵乘法

1
2
3
…
下一页
末页

每日头条

AMD MicroBlaze™ V 处理器-灵活高效的 RISC-V 处理器

AMD MicroBlaze™ V 处理器是一款面向 AMD 自适应 SoC 和 FPGA 的软核 RISC-V 处理器 IP。MicroBlaze V 处理器基于 32 位 RISC-V 指令集架构

如何检查或手动设置Xilinx 设计工具的环境变量?

在 Windows 操作系统中，环境变量可从项目导航 GUI 中进行设置或复原。

使用Caffe模型+DPU进行实时人脸检测：Vitis-AI 3.0的非官方支持流程

近年来，深度学习框架的快速发展使得人工智能应用领域取得了巨大的进步。其中，Caffe框架以其简单易用、高效快速的特点受到了广泛关注和应用。

MultiBoot案例探究 – IPROG与PROG_B的冲突

此文针对一个MultiBoot应用案例做一些深入探讨，需要读者比较熟悉FPGA的MultiBoot设计流程

SA5T-100 SERDES的ModelSim仿真介绍

本文将详细讲解如何使用ModelSim来仿真SA5T-100 SERDES，这对于项目前期评估阶段的用户将有重要意义，有助于快速熟悉和使用这颗100K逻辑的FPGA。

AMD 赞助两支机器人团队，推动 STEM 教育

AMD 在 2024 赛季赞助了多支 FIRST® 机器人竞赛团队。FIRST® 机器人竞赛旨在教导高中生如何构建能够执行特定任务的机器人

Vitis中的Libraries新功能

Vitis 2023.2是Vitis开发工具变化较大的一个版本，设计流程和界面发生了变化。今天介绍一下Vitis New IDE的一个新功能。

UltraFast 设计方法时序收敛快捷参考指南

本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛