跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
BerkeleyLab Bedrock：为 FPGA 与加速计算打造的开源基石
Bedrock 是由 Lawrence Berkeley National Laboratory多年累积的一套开源 Verilog 代码库，旨在把可移植的数字与射频模块快速带到 FPGA 平台上
2025-12-15 |
Bedrock
,
FPGA 应用
将 FIR 滤波器写得更“上游” —— 面向 FPGA 的架构与高性能编码实践
FPGA 非常适合实现像 FIR 滤波器这样的信号处理功能。器件内的 DSP 单元带有内建的乘加（MAC）能力，非常适合这类应用。
2025-12-10 |
FIR滤波器
,
FPGA 应用
基于XADC IP核的FPGA芯片温度读取设计
本文利用VerilogHDL语言，通过Xilinx提供的XDAC IP核实现ZYNC-7000 SOC芯片温度实时读取。
2025-12-08 |
XADC
,
ZYNC-7000
,
FPGA芯片
,
IP核
YunSDR小课堂-软件定义无线电概论(第59讲)
随着数字通信系统演变为高度复杂的设备，显然需要采用分而治之的策略，以使这类系统的设计与实现变得可行且易于管理。
2025-12-08 |
YunSDR
,
软件定义无线电
FPGA时钟区域如何理解？
理解FPGA时钟区域对于进行高性能、高可靠性FPGA设计至关重要，是FPGA开发中实现“心中有电路”的基本功。
2025-12-02 |
FPGA 应用
,
时钟区域
fpga实现音频预加重（pre-emphasis）滤波器
在语音信号中，声门波激励和口鼻辐射效应共同导致语音信号的高频分量能量要比低频分量弱。预加重（Pre-emphasis）的目的就是：
2025-12-02 |
FPGA 应用
,
预加重滤波器
通过 UART 实现远程 AXI 访问：让 FPGA 调试更灵活
接口完全用 RTL 编写，它允许通过 UART 连接，在 AXI 总线上执行读写操作。采用这种方式，可以让 FPGA 串口连接到嵌入式板卡的串口上
2025-12-01 |
UART
,
AXI
,
FPGA调试
相控阵天线主要组件及FPGA应用
简单来说，相控阵天线是一种通过电子方式控制波束方向，而无需物理转动天线的先进天线系统。
2025-11-24 |
相控阵天线
不用 JTAG 也能刷 FPGA：TinyFPGA-Bootloader 让比特流加载更简单
在 FPGA 设计中，一个常见但略显繁琐的环节是：如何方便地将新的比特流加载到 FPGA。尤其是在没有专用 USB-JTAG/编程芯片或者在低成本板卡中
2025-11-19 |
JTAG
,
FPGA
,
TinyFPGA-Bootloader
,
比特流加载
为什么越来越多 FPGA 项目开始依赖 MicroBlaze V？深度解析
在各类行业与应用中，经常能看到许多 FPGA 设计。一个非常常见的现象是：设计者常常用复杂的有限状态机（FSM）来实现 I²C、SPI、GPIO 时序控制等功能。
2025-11-17 |
FPGA 应用
,
MicroBlaze-V
AMD（XILINX）7系列FPGA的时钟资源有哪些？
AMD（Xilinx）7系列FPGA性价比很高，应用非常广泛，今天分享一下它的时钟资源相关知识。
2025-11-05 |
7系列FPGA
,
时钟资源
,
AMD
如何评估一个FPGA设计的性能？
评估一个FPGA设计的性能是一个系统性的工作，需要从多个维度和指标进行综合考量。这不仅仅是看“跑得多快”，而是要在速度（时序）、资源、功耗和设计稳健性之间取得平衡。
2025-11-04 |
FPGA设计
FPGA开发的四大基本原则是什么？
从软件编程转向FPGA设计，最大的挑战并非语法学习，而是思维模式的根本转变。这里分享下FPGA开发的四大基本原则。
2025-10-31 |
FPGA开发
传统FPGA开发流程的9大步骤有哪些？
FPGA 的传统开发流程，通常被称为 “RTL 到比特流” 的设计流程，是 FPGA 开发中最基础、最核心的步骤。整个流程可以分为以下几个主要阶段
2025-10-27 |
FPGA开发
,
RTL
,
比特流
实践为实-聊聊Lattice Crosslink-NX器件的功耗数据
今天主要是聊一聊Lattice Crosslink-NX的低功耗情况。不管用得怎么样，熊猫君用过的FPGA按厂家分有Intel（Altera）、AMD(Xilinx)、Lattice、紫光同创、安路、易灵思和高云。
2025-10-17 |
Lattice
,
CrossLink-NX
FPGA 玩转 4K 视频输入输出：让图像处理更“丝滑”
在游戏、影视和显示领域，4K 已经成为标配。而今天，我们就来聊聊——如何用 FPGA 实现 4K 视频的输入输出与处理。
2025-10-13 |
FPGA 应用
,
4K视频
,
图像处理
隐形布线之王：深入 PathFinder 在 FPGA 中的角色与缺陷
自 1990 年代末以来，PathFinder 一直是 FPGA 布线（routing）阶段的主力算法，为设计工具提供“能连通又不重叠”的路径规划方案。
2025-10-09 |
PathFinder
,
FPGA 应用
FPGA+DSP/ARM架构开发与应用
自中高端FPGA技术成熟以来，FPGA+DSP/ARM架构的硬件设计在众多工业领域得到广泛应用。例如无线通信、图像处理、工业控制、仪器测量等。
2025-09-28 |
FPGA 应用
,
Zynq
FPGA 版本管理三种方式：你会选哪一种？
FPGA 项目中也离不开版本号管理，不然“这是谁编的”、“板子上跑的到底是哪一版”常常让人头皮发麻。今天来聊聊三种常见方法。
2025-09-02 |
FPGA
灯光、镜头和FPGA逻辑
FPGA 广泛应用于各种图像处理应用，包括医疗和科学成像、空间成像、汽车和国防领域。在本项目中，我们将详细了解使用图像传感器时涉及的不同阶段和元素。
2025-08-28 |
图像传感器
,
FPGA应用
使用 Verilog 在 FPGA 上实现低通滤波器
在本文中，我们将简要探讨不同类型的滤波器，然后学习如何实现移动平均滤波器并使用 CIC 架构对其进行优化。
2025-08-06 |
Verilog
,
FPGA
,
低通滤波器
给 Zynq FPGA 插上树莓派摄像头的翅膀
今天介绍一个将树莓派摄像头与 Zynq FPGA “联姻” 的创意项目。
2025-07-29 |
Zynq
,
FPGA
,
树莓派
关于reset_project和reset_project -exclude ip使用
之前群里有一些关于在Vivado中IP综合时出现各种问题，大部分通过reset_project这个TCL命令解决，今天就简单分析一下reset_project这个命令的作用。
2025-07-28 |
Vivado
,
IP综合
Xilinx Zynq Multiboot技术介绍
FPGA Multiboot（多重启动）是一种允许FPGA在运行时动态切换不同配置映像的技术。这项技术主要应用于Xilinx FPGA（如Virtex、Zynq、Kintex和Artix系列）
2025-07-25 |
Multiboot
,
Zynq
AMD-XILINX 7系列比特流加密
在本篇博文中，我们将使用 Arty S7-50(便宜) 演示如何将 AES 密钥编程到 BBRAM 中。
2025-07-18 |
AMD
,
7系列FPGA
,
比特流加密
把 FPGA 搬进软件无线电：PynqSDR HAT 让通信实验不再 “烧钱”
今天要介绍的这款神器 ——PynqSDR HAT，正试图打破 “软件无线电 = 昂贵设备” 的刻板印象，让 FPGA 级别的通信实验变得触手可及。
2025-07-14 |
FPGA
,
软件无线电
,
PynqSDR-HAT
关于异步FIFO设计
格雷码是美国学者Frank Gray于1947年提出的一种二进制编码方式，后面这种编码方式就以他的名字命名。实际上，格雷码是有多种编码形式的
2025-07-10 |
格雷码
,
异步FIFO
基于PCIe XDMA 的高速数据传输系统
既然讲到CXP ，就不能不提PCIe,市面上常见的CXP 采集卡是基于PCIe接口的，为了满足CXP 电口 12.5G 4lane/8lane 或者基于光口的40G/100G 的数据传输带宽
2025-07-08 |
PCIe接口
,
XDMA
,
高速数据传输
为什么说FPGA是硬件并行的？
在算力需求爆炸式增长的今天，GPU与CPU常占据头条，但 FPGA（现场可编程门阵列） 凭借其独特的硬件并行能力，正悄然重塑高性能计算的边界。
2025-07-08 |
FPGA 应用
,
硬件并行
FPGA做深度学习能走多远？
2017年，深鉴科技基于FPGA开发的语音识别引擎横空出世，性能达CPU的43倍，功耗仅为GPU的1/3.5。这一里程碑事件点燃了业界对FPGA赋能深度学习的期待。
2025-06-27 |
FPGA
,
深度学习
FPGA学习常见的误区有哪些?
掌握正确的学习路径，从开发板到Offer的实战攻略。
2025-06-24 |
FPGA
【Vivado那些事儿】安装好的Vivado如何新增器件
目前Vivado安装文件越来越大，所以在安装时候可以通过减少安装器件而减少所占用的安装空间，但是如果后期我开发时候想使用这些没安装的器件怎么办？
2025-06-19 |
Vivado
YunSDR小课堂-AIE编程指南(第55讲)
在获取输入或输出缓冲区之后但在释放它之前，缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区，而不会发生数据冲突
2025-06-17 |
YunSDR
,
AIE编程
,
威视锐
FPGA是否也会拥抱开源？
你是否想过，像搭乐高一样自由设计芯片？FPGA（现场可编程门阵列）正是这样的存在——它如同一张“数字白板”，通过编程可瞬间变身成CPU、专用ASIC。
2025-06-13 |
FPGA
FPGA如何理解？
在智能汽车识别障碍物、5G基站处理海量信号、工厂机器人精准操作的背后，都藏着一块名为FPGA的芯片。它既不像CPU那样家喻户晓，也不像显卡那样引人注目
2025-06-09 |
FPGA
Vivado2025.1已发布，可供下载
Vivado2025年第一版，比2024来的稍晚一些（2024.05），首先大小还是100G起步，但是明显小了很多，接下来看看更新了哪些东东，值不值得升级。
2025-06-09 |
Vivado2025.1
FPGA定点和浮点数学运算-实例对比
在创建 RTL 示例时，经常使用 VHDL 2008 附带的 VHDL 包。它提供了出色的功能，可以高效地处理定点数，当然，它们也是可综合的
2025-06-06 |
Versal
,
VHDL
,
浮点数学运算
回头看，FPGA+RK3576方案的功耗性能优势
各位朋友，大家好，熊猫君这次开个倒车，在这个广泛使用Xilinx（Altera）高端SoC的时代，分享一个“FPGA+ARM”实现的低功耗高性能传统方案。
2025-05-29 |
RK3576
,
红外热成像
VSCode 为什么运行那么卡?（电脑CPU 经常占用100% ）
VSCode 在使用过程中，可能会经常出现电脑特别卡，如果你观察了任务管理器，就可以发现，CPU已经占用100%了。
2025-05-21 |
VSCODE
用最小的 RISC-V 核心挑战 FPGA 极限
CoreScore 是一个开源项目，旨在通过部署尽可能多的 SERV 核心（世界上最小的 RISC-V 处理器）在 FPGA 上，评估 FPGA 的资源承载能力和综合布线工具的效率。
2025-05-21 |
RISC-V
,
FPGA
,
CoreScore
45 中的第 1
››
