用 Python 写 FPGA IP!—— MyHDL 自定义中断生成器实践
judy 在 周四, 03/12/2026 - 09:57 提交
使用 Python/MyHDL 创建自定义 FPGA IP,与 Vivado 集成,并通过 PYNQ 进行控制——实现软件上的简单硬件设计。

使用 Python/MyHDL 创建自定义 FPGA IP,与 Vivado 集成,并通过 PYNQ 进行控制——实现软件上的简单硬件设计。

本次项目展示了如何创建 CLI 来控制机械臂的 PWM 驱动器。还创建了一个详细的 Python 应用程序,该应用程序与 AMD MicroBlaze™ V 配合使用

这篇文章我们介绍如何使用Python进行频率分析、噪声滤波和幅度谱提取。

ILA应该是调试AMD-Xilinx FPGA最常用的IP。在调试中,我们希望ILA中的波形能够提供有关设计问题的所有信息,但情况并非如此

本文介绍一种方法在petalinux环境下使用OpenCV的Python API实现USB camera视频流的读取显示。

本文将探讨如何以 Zynq UltraScale 器件上的 IP 核为目标,使用 Python 来创建一些强大的应用和实用工具。

本文写了三个示例,展示了三种综合脚本的写法,供大家可以参考。

本篇博文提供了一个示例,用于演示如何使用 Python 脚本调试赛灵思 PCIe 设计。此处提供的技巧可应用于所有设计,而非仅供 PCIe 专用。

为了对器件的闪存进行编程,必须使用 Vivado/Vivado Lab 或 SDK/Vitis 应用程序。每个选项都有不同的设置过程和编程命令。

Ubuntu中安装python虚拟环境