新闻 | FPGA 开发圈

高云GW1N-LV2QN88A5车规器件通过AEC-Q100认证

此产品采用55nm eFlash工艺，包括2K Lut-4逻辑资源，2K寄存器资源，72Kb BSRAM，96Kb Flash，产品具有非易失性，无需外挂Flash，支持MIPI、LVDS等多种接口

2025-02-25 | 高云, GW1N-LV2QN88A5, AEC-Q100, FPGA芯片

合见工软成功实现国产首个跨工艺UCIe IP互连

合见工软今日宣布，实现国产首个跨工艺节点的UCIe IP互连技术验证，在采用台积电N6和三星SF5工艺制造的UCIe测试芯片之间成功完成互操作性测试

2025-02-24 | 合见工软, UCIe-IP, Chiplet

瑞苏盈科FPGA核心板：捕获离子实验的敏捷射频源解决方案

火星AX3核心板基于AMD Artix-7™ 28nm FPGA芯片，不仅提供多个DDS通道，用于精确调制实验中使用的激光频率、相位和振幅

2025-02-24 | 瑞苏盈科, Artix-7, Mars-AX3

业界首个获认证USB4 IP解决方案：4大优势助力突破40G高速传输瓶颈

作为USB标准的最新版本之一，USB4®支持高达40 Gbps的传输速率、更高的视频带宽，并与众多设备兼容。

2025-02-24 | USB4, 新思科技, 高速传输

FPGA与IC设计岗位深度分析：如何选择职业赛道？

本文将基于当前的就业数据、行业趋势、薪资待遇等多个维度，对 FPGA 和 IC 设计方向进行详细比较，帮助求职者做出更明智的职业选择。

2025-02-21 | FPGA, IC设计, 首页推荐

智多晶Tiny_SoC | 轻量化RISC-V处理器核，开启嵌入式开发新纪元

智多晶Tiny_SoC是基于RISCV-I指令集设计的一款轻量化软核，集处理器核心、丰富外设与智能中断管理于一体，为开发者提供“开箱即用”的轻量化设计体验！

2025-02-21 | 智多晶, Tiny_SoC, RISC-V

情境感知AI：利用FPGA技术增强边缘智能

网络边缘人工智能——即在边缘设备端部署AI模型进行本地化算法处理，而非依赖云端等集中式计算平台——已成为人工智能领域发展最快的方向之一

2025-02-21 | AI, FPGA, 网络边缘

利用 Altera FPGA 实现更加可靠的全生命周期安全性

随着联网设备数量的不断增加，安全设计不再只是一个附加优势，更是所有数字化产品的必备要素。

2025-02-20 | Altera, FPGA

ALINX 发布 NVMe SPCIe FPGA IP 核

带有PCle软核IP的NVMe主机控制器，实现不依靠CPU访问外置内存NVMe SSD

2025-02-19 | ALINX, NVMe, IP核

以 AMD 自适应计算技术进行虚拟制作

推动虚拟影视制作转型的一项重要技术进步是采用现场可编程门阵列（ FPGA ）与自适应片上系统（ SoC ）器件。

2025-02-19 | 自适应计算, 虚拟制作, Deltacast, 音视频

AMD Versal™ Premium VP1902 赋能，新思验证系统效率飙升

该系统可充分利用现有的HAPS-100生态系统，并支持混合的HAPS-200/100系统设置，可从单FPGA设置扩展到容量高达108亿门的多机架设置。

2025-02-18 | AMD, Versal, VP1902, 原型验证

FPGA和数据溯源保障AI安全

为提高网络弹性，系统设计人员可将FPGA集成到数据溯源系统中。与固定功能的处理器不同，FPGA作为真正灵活、可重新编程的硬件，能够进行并行处理和实时安全操作

2025-02-18 | FPGA, 莱迪思, AI

基于瑞苏盈科FPGA开发的数据记录器：高效灵活！

测试和测量系统的主要任务之一是记录尽可能多的测量值。在这种情况下，基于FPGA的解决方案的优势就体现出来了，如固有的并行性、极高的带宽

2025-02-17 | 瑞苏盈科, 数据记录器, Mercury+XU8

莱迪思荣获2025 SEAL可持续产品奖

莱迪思Nexus 2凭借其领先的低功耗、高性能和小尺寸在可持续产品类别中获得认可。

2025-02-14 | 莱迪思, Nexus-2, FPGA

AI 应用场景全覆盖！解码超高端 VU+ FPGA 开发平台 AXVU13F

继发布 AMD Virtex UltraScale+ FPGA PCIE3.0 开发平台 AXVU13P 后，ALINX 进一步研究尖端应用市场，面向 AI+ 场景进行优化设计，推出 AXVU13F。

2025-02-14 | AI, AXVU13F, Virtex-UltraScale, 首页推荐

精彩推荐

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

FPGA实现ISP CCM和3D LUT调色

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

基于7系列FPGA开发板的LCD1602驱动

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705