PCI Express | FPGA 开发圈

高带宽、低延迟与系统集成的技术突破

judy 在周二, 09/16/2025 - 16:58 提交

PCI Express（PCIe）是第三代I/O总线标准，取代传统PCI/PCI-X总线成为现代数据采集系统的核心接口。其核心价值体现在：

judy 在周三, 10/23/2024 - 14:58 提交

Xilinx®7系列FPGA集成了新一代PCI Express集成块，支持8.0Gb/s数据速率的PCI Express 3.0。本文介绍了7系列FPGA PCIe Gen3的应用接口及一些特性。

judy 在周五, 03/31/2023 - 17:40 提交

该子系统旨在利用多队列的概念实现高性能 DMA，以搭配 3.x Integrated Block for PCI Express一起使用

judy 在周三, 03/29/2023 - 09:58 提交

PCI Express就像是一条数据的高速公路，可满足 Versal ACAP 中多个计算引擎的丰富功能和性能需求

judy 在周三, 03/22/2023 - 09:34 提交

赛灵思 DMA Subsystem for PCI Express® 可实现高性能、可配置的分散聚集 DMA

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。