技术
AI都会写Verilog了，FPGA工程师靠什么吃饭？过去，评价一名FPGA工程师的能力，往往有一套相对直观的标准：Verilog写得熟不熟，状态机设计得好不好，AXI协议懂不懂，Vivado用得怎么样。 
Vivado Design Timing Summary 中 TNS / THS / TPWS 与失败端点的计算方法Vivado 的 Design Timing Summary 会分别为 setup、hold 和 pulse width 报告一项 Worst slack（WNS / WHS / WPWS）、一项 Total slack（TNS / THS / TPWS），以及 Total Failing Endpoints 
FPGA初学者最容易踩的40个坑：从Verilog到上板一次讲透本文盘点初学者最容易踩的40个坑，从数字电路、RTL编码到仿真验证、时序约束和板级调试，带你把代码背后的硬件逻辑真正搞明白，少走弯路，快速从“会写代码”迈向“能做工程”。 
基于AMD VEK385的HDMI 2.1+VCU2参考设计实操本文结合VEK385平台上的 HDMI 2.1+VCU2参考设计，介绍一下Versal Gen 2器件能力、VCU2架构、HDMI视频链路，以及参考设计的编译和运行 
前沿 AI 芯片设计，为何离不开全面的硬件辅助验证方法论？在AI系统对数据处理能力持续增长的需求驱动下，承担当今前沿IC设计任务的研发团队，正广泛借助硬件辅助验证技术来推进工作——涵盖SoC的开发、运行于SoC之上的软件构建，以及完整的系统级验证与确认 
国产异构H1D03 | 用硬核MIPI重塑视频桥接（Ⅰ）本文从工程选型视角，拆解这颗京微齐力（Hercules Microelectronics）推出的国产视频桥接 FPGA——作为已出货数千万片的 H1 系列中的 MIPI 桥接主力型号，告诉你它强在哪里、弱在哪里、什么时候该选它 
Agilex 5如何指定Boot Core及设定Core的运行频率？Agilex 5 HPS拥有双Cortex-A55核和双Cortex-A76核。Cortex-A55主打能效，最高频率 1.5 GHz，适合作为对功耗敏感、或启动阶段负载较轻的引导核心。 
P3 FPGA 神经网络推理演示在P3 FPGA上运行的硬件神经网络，对输入的28×28手写数字灰度图（784像素，INT8量化）执行两层全连接网络前向推理，输出0~9十个类别的得分并自动给出识别结论。 
Vitis IDE 接入 DeepSeek 和 Qwen：开启 Agentic AI 辅助开发之旅本文介绍如何在 Vitis IDE 中连接 DeepSeek、Qwen 和本地模型，并结合 Vivado MCP 与 Skills 辅助后续开发。 
