技术

基于Vitis Model Composer进行AI Engine（AIE）开发，核心优势体现在AIE专属优化、开发流程简化、灵活的适配性、高效验证及量产适配等方面

本文阐述了如何构建包含多个NPU IP实例的VEK280参考设计，及如何用vart_ml_demo和x_plus_ml_app应用程序执行多个模型。

在现代通信的研究中，模拟与数字领域始终存在显著的二元性。这两个领域均能够高效且高速地进行处理。然而，模拟信号具有近乎无限的精确度，但由于其本质

本文详述了用VHDL编写、适用于FPGA的FIR滤波器电路。该组件通过并行接口从用户逻辑读取数据流和滤波系数，并输出滤波结果。

对于基于锁存器的设计，静态时序分析会应用一个称为时间借用的概念。本篇博文解释了时间借用的概念，若您的设计中包含锁存器且时序报告中存在时间借用，即可适用此概念。

SEM IP是一个非常‘安静’的IP。构建的时候，它的逻辑就是独立于用户系统设计的，并用区域约束做了一定的分割。对于它唯一的时钟信号，我们也是建议越独立越好。

作为机器人控制工程师，你有没有过这样的经历？明明反复调试了多个控制回路的 PID 参数，机器人的动作还是不够稳；机械臂在高速运动时抖动严重，轨迹跟踪总差那么一点；

本文介绍了一种在两块zcu102开发板上实现GEM-GEM直连的一种方法。

理解信号的表示方法能够极大提升分析和设计数字通信系统的能力。我们需要多种便捷的数值数学框架来表示实际的射频、基带和噪声。

通过本文提供的方法，用户可以有效配置和测试Zynq MPSoC中的AXI超时模块，防止CPU挂死。

之前在《一个思路： 缩短MultiBoot流程中的回跳 (Fallback) 时间》中，提到过FPGA无法处理升级Image过程中半程掉电的情形。但是仍然陆续有客户咨询这个问题。

连续时间模拟信号可通过采样和量化转换为离散时间数字信号，其中连续模拟输入信号 xa(t)被转换为离散数字输出信号 x[n]。采样是将连续时间信号转换为离散时间信号的过程

Primus 生成的波形 vcd 文件，需要进行怎样的预处理和格式转化，才能允许 MATLAB 直接导入呢？本文将给大家分享这个过程的实现步骤，技巧和经验。

时间域与频域是表示相同信号的两种不同方式。傅里叶变换由其创始人—法国数学家兼物理学家让-巴蒂斯特·约瑟夫·傅里叶命名，揭示了这两种表示之间的数学关系

本教程将引导您使用Lattice Diamond软件(版本4.1.87)为MachXO2扩展板评估套件创建简单项目。适用于两个版本的评估套件。

Design Timing Summary内的THS与Clock Interaction 内所有时钟之间的THS的和不相等

随着集成电路设计迈入超大规模时代，芯片规模已从早期小规模集成电路的数千门级，跃升至当前先进制程下的数十亿门级。

Klepsydra与Enclustra合作，将人工智能框架与紧凑型FPGA硬件平台相结合，为卫星打造出兼具成本效益与高性能的人工智能计算平台

AMD Vivado™ 设计套件以文件和库的形式提供仿真模型。仿真库包含器件和 IP 的行为和时序模型。编译后的库可供多个设计项目使用。

微电子产业在过去六十年中迅速发展，推动了微处理器系统的诸多进步，使我们日常所依赖的诸多应用成为可能。随着时间推移，这一演进速度正如著名的摩尔定律所描述