技术

本文介绍如何在 Verilog 代码中例化 PLL IP 核，编写 Verilog 仿真测试平台（Testbench），最后通过 JTAG 将设计烧录到实际的开发板。

历经多代技术演进，PCIe传输速率从1.0版本的2.5Gbps提升至5.0版本的32GT/s，同时保持对PCI软件架构的兼容性，支持热插拔与智能电源管理

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

在 Versal 器件中，XPIO 提供了灵活的时钟与数据路径资源。本文将以源同步接口为例，说明如何利用 XPIO 构建并实现带有 Strobe 的高速接口设计。

AMD 7nm Versal系列器件引入了可编程片上网络（NoC, Network on Chip），这是一个硬化的、高带宽、低延迟互连结构，旨在实现可编程逻辑（PL）

在无线通信、数字音频、雷达系统等领域，我们常面临这样的矛盾：信号采样时希望用高速率保证精度，处理时又需要低速率降低成本。

本文从两方面探讨选用AMD FPGA搭配ISSI DDR的设计流程

PCI Express（PCIe）作为现代高速串行总线标准，凭借其高带宽、低延迟、点对点架构及强扩展性，已成为嵌入式与工业控制系统的关键技术支撑。

莱迪思半导体推出的基于FPGA的传感器中枢，为智能机器人的研发提供助力。它具备灵活的I/O接口，且支持在传感器附近进行并行计算，能够实现与多个传感器及执行器的连接

本文主要介绍在 Altera Arria 10 器件上使用 Altera Nios II Eclipse 环境完成 DP (DisplayPort) 链路训练软件代码编译，并且通过 Nios II command 进行 elf 下载及屏幕点亮的完整操作流程和技术要点。

PCI Express（PCIe）是第三代I/O总线标准，取代传统PCI/PCI-X总线成为现代数据采集系统的核心接口。其核心价值体现在：

在本文中，我们将探讨一种温度-频率转换器，它只需要使用一个GPIO引脚即可提供准确的温度结果。本文还将演示如何将电压-频率转换器用于各种检测应用。

本篇博客演示了在 ZCU208 评估板和 ZCU216 评估板中通过运行简单的 RFDC 示例来快速检查 RFDC IP 初始化的过程。

QSPI(Quad Serial Peripheral Interface)是一种基于 SPI(串行外设接口)的高速数据通信协议,它的全称是Quad SPI,即四路串行外设接口。

本篇博客探讨了如何理解 I/O 时钟布局器错误、如何评估 CDR 约束必要性，以及如何判定该工具是否可以通过额外添加的约束来完成结构布局。

大家好呀！今天我们来聊聊一个非常实用的话题——如何在智多晶FPGA上使用MIPI接口。

本文将深入探讨系统开发者在芯粒设计与集成过程中面临的部分关键问题及决策考量。

本文将深入探讨系统设计人员面临的一些关键Chiplet设计和集成问题及决策。

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

Tx Presets 是 PCIe 发送端预定义的均衡设置，包括预加重（pre-emphasis）和去加重（de-emphasis）参数。该测试的目的是检查被测设备（DUT）在选择不同预设值时的表现情况。