技术

AI引擎中的算术逻辑单元(ALU)管理以下操作。在所有情况下，发行率都是每个周期一条指令。

3D重建通过精确捕捉物体表面几何信息，构建出高精度数字模型，在多个行业中获得了广泛应用。从工业制造、航空航天，到文物保护、建筑工程等领域

本文将探讨优化数据传输、AI 引擎加速以及动态功能交换（DFX）的关键技术，以全面释放 AMD Versal SoC 的潜能。

eSPI总线具有低功耗、管脚数量少、高效的数据传输等优点，常用于与EC、BMC、SIO等外设的通信，是PC中CPU与这些外设通信的主流协议

传统上，使用门控时钟是 ASIC 设计中降低系统功耗的常见方法。通过门控时钟，可在非必要时阻止整组寄存器的状态转换。

AI Engine是一款高度优化的处理器，具有单指令多数据（SIMD）和超长指令字（VLIW）处理器，支持定点和浮点精度。

AI Engine阵列界面有三种类型的AI Engine界面平铺。AI Engine阵列的每一列都有一对一的接口Tile对应

这篇博客旨在逐步演示如何使用 Vitis HLS 来创建一个 HLS IP，通过 AXI4 接口从存储器读取数据、执行简单的数学运算，然后将数据写回存储器

这是一块基于 AMD Versal Edge AI 平台的开发板，功能特别强大，可以用来做图像处理、人工智能等各种高阶应用。

本节描述了AI Engine阵列内以及AI Engine Tile和可编程逻辑（PL）之间的数据通信示例。

AI Engine内存模块有32 KB的数据内存，分为八个存储体、一个内存接口、DMA和锁。传入和传出方向都有DMA，每个内存模块内都有一个Locks块

我们将使用 Clocking Wizard 文档 PG321 中的“通过 AXI4-Lite 进行动态重配置的示例”章节作为参考。

AMD Versal™自适应SoCs将标量引擎、自适应引擎和AI Engine与领先的内存和接口技术相结合，为任何应用提供强大的异构加速功能

本文包含一个设计示例，该示例使用 DSP58 将中点值收敛舍入到最近的偶数和奇数。

Versal自适应SoCs将标量引擎、自适应引擎和智能引擎与前沿内存和接口技术相结合，为任何应用程序提供强大的异构加速

本篇文章介绍了在任何平台上使用 PetaLinux 的先决条件。PetaLinux 是一种嵌入式 Linux 软件开发套件 (SDK)

本文介绍了 Altera A10 SoC HPS UART 作为数据通讯接口的应用，重点讲解了波特率配置、分频值计算及实际应用中的调试技巧

FIFO_Generator是智多晶设计的一款通用型FIFO IP。当前发布的FIFO_Generator IP是2.0版本，相比之前的1.1版本主要新增了非等比输入输出数据位宽支持和异步FIFO跨时钟级数配置功能。

OFDM是一种数字多载波调制方法，它允许在无线多径信道上高效、可靠地传输和接收数据。因此，它已成为各种无线通信技术和标准的首选调制方案

Hyper-Kamiokande实验是下一代中微子天文台，旨在探索粒子物理学和天体物理学的基本问题