技术

MAX◎ 10 FPGA 是一款单芯片通用解决方案。只需 3.3V电压，用户即可根据需求来设计芯片功能。即使在出货时尚未明确其应用场景，也无需担忧

RF-DAC的数量、配置、结构和功能在不同的RFSoC设备和年代之间有所不同。图9.10突出显示了选定设备的RF-DAC在配置上的差异。

本文详细阐述 DSC IP 在 FPGA 中的应用特点，期望能为大家在选择 DSC 解决方案时提供有益参考。

DAC的作用是将离散时间的数字采样转换为连续时间的模拟信号，通常使用零阶保持(ZOH)技术。该技术可被视为ADC中采样技术的对应项

本示例使用图8.7的模拟正交混频器接收器来接收以27GHz为中心的感兴趣信号，带宽为3GHz，如图8.8(a)所示

今天熊猫君分享一个基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案。

在本例中，使用4Gsps的RF-ADC采样率，模拟RF信号占据奈奎斯特一区的频谱，因此RF- ADC可以直接将其数字化如图10.2(a)所示。

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

在本文中，我们将分享一些有用的技巧，帮助您快速开始设计，避免常见的设计陷阱。

本文将探讨随机化在 PCIe IDE 验证中的重要性，重点介绍它如何在确保数据完整性和加密可靠性方面发挥关键作用，同时也揭示了该过程的独特挑战。

通过包含RF Data Converter IP核，可以将优化的RF- adc添加到任何RFSoC Vivado IP Integrator项目中

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

本文主要介绍如何通过 UIO 技术，在 ARM 与 FPGA 通信中利用用户态实现高效中断处理，避免内核驱动的复杂性和风险

典型DPD应用模数转换器(ADC)中集成的缓冲器和放大器通常是斩波型。有关这种斩波实现的例子

在嵌入式设备、边缘计算、工业控制等领域快速崛起的同时，开发人员越来越多地面对一个问题：

在某些情况下，可以利用混叠将信号折叠到奈奎斯特一区。折叠后可以用RF-ADC直接对第二奈奎斯特区的信号进行采样

Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台，在一款芯片内集成射频直采数据转换器、单芯片软决策前向纠错核(SD-FEC)

大多数SDR架构需要数字上转换和下转换阶段，这些转换位于A/D和数字基带级之间，包括信号的频率转换和采样率的变化。

最新的DisplayPort TX/RX 1.4 Subsystem IP v3.1支持eDP v1.4b, 支持下面的eDP features

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：