技术

当使用RFSoC进行原型设计时，通常需要外部无线电组件。例如，可能需要天线来改善信号采集，或者需要外部滤波器来抑制频谱混叠

基于中科亿海微FPGA的智能超表面通信控制板主要用于控制入射到智能超表面上可重构PIN二极管元件的相位和幅度，从而重新配置入射无线电信号的传播并实现“智能无线电环境”

通过重新检查先前考虑的Vivado工作流，可以突出强调协同设计方法。图11.10说明了Vivado和Vitis生态系统中的这种集成设计方法

<p><span style="text-wrap-mode: wrap;"><span style="text-wrap-mode: wrap;">未来汽车领域的发展愿景令人憧憬，其背后的驱动技术也因此备受关注。如今，传感器对于下一代汽车视觉与安全的发展至关重要</span></span></p>

本文介绍了一种集成了莱迪思FIR和iFFT IP核的新型OFDM调制器设计，简化了无线链路验证，降低了成本，缩短了开发时间。

MES2L676-100HP开发板（盘古100Pro+开发板）采用紫光同创logos2系列FPGA，芯片型号为PG2L100H-6FBG676

在设计RFSoC PS时，必须选择合适的软件堆栈来满足设计要求。软件栈是一组基本软件，开发人员可以在这些软件的基础上添加他们自己的定制软件

在MIPI多路摄像头拼接项目中，需要使用到FIFO的IP核来进行数据的缓存与时钟域的交互，下面我来介绍一下Diamond FIFO IP核生成与例化的步骤。

RFSoC器件分为两个主要的可定制部分，处理系统(PS)和可编程逻辑(PL)。在为RFSoC设计系统时，值得首先考虑的是设计的功能如何在这两个元素之间进行划分

即使最好的数据转换器中也存在噪声和杂散，因此必须采用策略来减轻它们的影响，如频率规划。

设备树（Device Tree）是一种数据结构，用于描述计算机硬件组件，以便操作系统内核能够识别和管理这些组件。

如今，边缘采集的数据量十分庞大。据 Gartner 预测，到 2025 年，将有多达 75% 的企业数据会在传统数据中心以外生成

本例程采用基于SPI Master和BPI Master接口的远程升级方案，在远程升级的过程中，用户通过通信协议或专用接口从远端接收位流

DR1 FPSoC®系列集成了高性能硬核处理器、足量的高速片上内存、丰富的外设接口、FPGA 可编程逻辑单元以及NPU/JPU等硬件加速引擎

本文将详细分析这些步骤中的优化挑战，并提出一些可能的解决方案，以帮助设计者在保证仿真性能的同时，最大限度地减少编译时间。

在 24.2 版本中，GT Wizard 迎来了重要的更新，添加了新的IP： GT Wizard 子系统。旨在为用户带来更高的灵活性和兼容性。本博客将介绍 GT Wizard 子系统的使用方式。

SerDes的实现包括并行到串行（串行到并行）数据转换、阻抗匹配电路和时钟数据恢复功能。SerDes的主要作用是尽量减少I/O互连的数量。

本文将为大家详细介绍在 Linux 系统中通过预留物理内存实现 ARM 与 FPGA 高效通信的方法

功能上，RF-DAC内的复混频器与RF-ADC内的混频器相同;不同之处在于它在RF-DAC中的作用是调制数据，而不是解调数据

AMD Xilinx的RFDC驱动API提供了高度灵活的配置能力，涵盖混频器、QMC、时钟同步等关键功能，支持动态更新与多设备同步