技术

本文基于v25.11版本介绍如何在EDF开发环境里为zcu102开发板的vivado工程导出的XSA创建Yocto Machine并编译加载固件和linux镜像。

智多晶重磅发布HQPEP功耗评估工具，聚焦FPGA设计早期的功耗评估需求，为工程师打造高效、便捷的功耗优化解决方案。

本演示基于 Lattice ICE40 UltraPlus FPGA 开发板 开展。演示如何借助下文所示的 FPGA 片内 SB_SPRAM256KA 模块，对片内 SPRAM 执行写入操作。

本文基于v25.11版本简单介绍EDF开发环境的设置流程以及基于预置Yocto Machine定义来编译加载固件和linux镜像。

为了在频域分析通信系统，通常使用功率谱密度（PSD）S_{XX}(f)来表征信号，该谱由宽平稳随机过程 X(t)的自相关函数R_{XX}(τ)的傅里叶变换获得。

相控阵技术就是通过控制阵列中各单元的信号相位，实现电磁波/声波等能量的定向发射、聚焦或波束扫描，无需机械转动。该技术在医疗和测试测量领域均有广泛应用

时序分析模块是EDA软件的重要组成部分，核心作用是校验数字电路时序是否符合设计预期，也是验证数字电路时序收敛的重要手段之一

光纤互感器与行波故障测距是电力系统中两类重要的先进测量技术，这两类系统均需要对高速变化的信号进行精确采样、实时处理并实现装置间高精度时间同步

Design Timing Summary内的THS与Clock Interaction 内所有时钟之间的THS的和不相等:下面是个例子：

尽管随机过程在时间上可能具有显著的变化性，但确实存在一类随机过程在任意两个时间时刻表现出相同的性质；即该随机过程是时间不变的

本文详述了用于单主I2C总线的SPI转I2C桥接组件，采用VHDL编写，适用于CPLD和FPGA。该桥接器旨在使SPI主设备能够读写8位I2C从设备寄存器。

正如本章节前面所述，数学上可以计算由离散随机变量描述的通信系统中随机事件发生的概率，即：

在本博客中，我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+™ FPGA 与 AMD Versal™ 自适应 SoC 的对接。

本文将介绍一种截然不同的方法——采用串行逻辑替代并行逻辑，虽然需要更多时钟周期，但能显著减少面积占用并可能获得更高时钟频率。

离散随机变量表示通信系统中发生的一种行为，其结果并非绝对确定。例如，二进制信息源下一步产生的值可能是两个输出之一：二进制1或二进制0

在第2.2节中，介绍了如何利用ADC将模拟信号转换为数字信号，详见图2.5。虽然这些由0和1组成的数字信号可以通过各种数字信号处理技术进行处理

本教程介绍如何在 ALINX Artix US+ AXAU25 FPGA 开发板上，通过 Multiboot 实现多个 bitstream 的存储与动态切换，并在配置失败时自动回退至安全镜像（Golden Image）

数字信号处理（DSP）始终处于数学复杂性、计算性能和日益增长的移动性前沿，影响着通信、医学成像、雷达、娱乐乃至科学探索等领域。

在处理器上计算高阶多项式可能极其耗时。例如，未经优化时10阶多项式需要65次乘法和10次加法。假设每次运算仅需1个时钟周期（实际往往更长）

本文对几种错误类型做一下简单介绍，并基于VCK190开发板，熟悉一下发现错误后对应的XilSEM报告。