视频

第二代 AMD Versal™ AI Edge 系列硬化 ISP：支持 12 路传感器输入第二代 AMD Versal AI Edge 系列图像信号处理器采用拼块配置，每个拼块包含 2 个 ISP 实例，至多能够支持 5 个不同分辨率和帧率的传感器输入，每个拼块的总数据速率为 1200 MP/s。
基于 ROCm™ 在 AMD Radeon™ 集成 GPU 上进行实时视觉语言推理视频展示了在 AMD Radeon™ 集成 GPU 上运行的实时视觉语言推理流程，重点体现了在高能效嵌入式平台上实现多模态 AI 的能力。
安路FPGA PCIE简介本期视频简单描述了安路各系列FPGA支持的PCIE接口基本信息与核心通信结构。
Agilex® 7 F-Tile 200G 实战：高速以太网性能解析此次演示全面体现了 Agilex® 7 F-Tile 设计的几大核心优势：支持高速 PAM4 信号传输，集成自动协商与链路训练功能，可适配各类物理环境灵活运行——全程维持 200G 满带宽吞吐的稳定输出
经过验证的针对 AMD Versal™ 器件的时序收敛方法论

本次网络研讨会则会介绍全新的《AMD Versal™ 自适应 SoC 设计方法时序收敛快捷参考指南》，并重点讲解如何运用这一经过验证的方法论和分步流程
AMD Versal™ 片上网络性能调优

本教程讲解了 Versal 自适应 SoC 的 NoC 架构、连接方式和数据路径，以及 AI 引擎、可编程逻辑、DDR 和 PCIe 接口之间的连接。
教程视频 | EDF 入门指南

探索全新的操作指南视频系列，该系列视频旨在指导您使用 AMD 嵌入式开发框架 (EDF) 完成嵌入式开发之旅的每个阶段。
AMD 嵌入式开发框架（EDF）：加速您的嵌入式之旅！

AMD 嵌入式开发框架（EDF）是一个完整的开源环境，可帮助嵌入式工程师在 AMD 自适应 SoC 上进行评估、开发和部署应用程序。
当性能边界被打破：一场关于RFSoC未来的深度对话

Harry Commin博士演示了如何在Zynq™ UltraScale+™ RFSoC上通过数字交织技术实现三个ADC协同工作，从而达到10 Gsps有效采样率，且无需依赖复杂模拟电路
教程视频｜适用于AMD Spartan™ UltraScale+™ FPGA 的 Power Design Manager

AMD 向工程师们提供了在设计实现前进行功耗估算的电源设计管理器（Power Design Manager，PDM），以及准确性更高且适合在设计实现期间使用的 AMD Vivado™ Report Power
设计实现：AMD Vitis™ 统一软件平台功能仿真

了解 AMD Vitis 平台中的功能仿真（VFS） 如何帮助验证逻辑正确性、优化设计行为，以及简化从仿真到硬件部署的流程。
设计实现：如何在 AMD Vitis™ 统一软件平台中运行设计

本视频介绍了 GitHub 基础知识，讲解了 AMD Vitis DSPLib，并重点介绍了相关实现教程。
将 MUSIC 算法载入 AMD Versal™ AI Engines 进行加速

观看本次网络研讨会回放，了解如何使用 AMD Versal™ AI Engine 技术加速高性能 DSP 算法。
瑞苏盈科FPGA开发套件轻松实现人脸识别检测和物体识别！

视频将通过详细的操作步骤为您演示如何运行开发套件所包含的Demo例程，分别为人脸识别检测和物体识别
AMD推出 Versal AI Edge VEK280 评估套件

通过本视频了解套件的功能、配件以及如何启用该套件进行设计
Avnet Smart Model Select 应用演示

演示如何将 Vitis 视频分析 SDK (VVAS) 示例设计作为 Kria 加速应用部署至 KV260 视觉 AI 入门套件
研讨会回放｜人工智能引擎测试工具和 AMD Versal™ 系统集成

在本次第三讲的研讨会中，介绍了新的 AI 引擎测试线束
Kria KD240 驱动器入门套件：安装和运行分步指南

该视频分步说明了如何在 1 小时内在 Kria KD240 入门套件上实现加速应用
研讨会回放｜使用Vitis DSP库和Vitis Model Composer在AI引擎上进行信号处理如何使用 Vitis 加速流程和 Vitis Model Composer 流程开发带有 DSP 库的 AI Engine 内核
构建工具简介 - PetalinuxPetaLinux 提供了易于使用的 GUI，可简化构建和操作嵌入式 Linux 映像的过程并支持快速开发。