XilSEM可插错错误类型及log示例
judy 在 周日, 01/04/2026 - 09:38 提交
本文对几种错误类型做一下简单介绍，并基于VCK190开发板，熟悉一下发现错误后对应的XilSEM报告。
Versal是由赛灵思（Xilinx）推出的一系列可编程器件，属于自适应计算加速平台（ACAP）家族。
Versal作为ACAP架构的一部分，旨在为各种复杂的计算工作负载提供灵活性和高性能，使开发者能够更好地平衡通用计算和专用硬件加速的需求。
Versal
Hyperlynx仿真系列(一): Versal GTYP
judy 在 周二, 12/02/2025 - 15:39 提交
本文简单介绍了如何用Hyperlynx来做GTYP的 IBIS AMI仿真，以及可以通过仿真输出文件来画出以帮助分析。
教程视频 | EDF 入门指南
judy 在 周五, 11/21/2025 - 16:47 提交
探索全新的操作指南视频系列，该系列视频旨在指导您使用 AMD 嵌入式开发框架 (EDF) 完成嵌入式开发之旅的每个阶段。
Versal SelectIO 基于XPHY构建源同步接口(二)
judy 在 周二, 11/18/2025 - 11:12 提交
在上一篇Blog中主要阐述了XPHY的内部结构以及实现源同步接口的基本原理。本文将建立测试工程并且通过仿真进一步介绍Versal XPHY的相关特性。
IBM在AMD芯片上跑通量子纠错算法，意味着量子计算进入“平民化时代”？
judy 在 周二, 10/28/2025 - 10:39 提交
近日，IBM宣布已在AMD的FPGA（现场可编程门阵列）芯片上成功运行了关键的量子纠错算法（QEC），并且性能比预期快了整整十倍。
AMD Zynq™ UltraScale+™ MPSoC 和 Versal™ 的 IPI 基本功能特性
judy 在 周二, 09/30/2025 - 15:43 提交
本文主要介绍了 AMD Vivado™ IP integrator (IPI) 的诸多功能特性。我们将讲解 Vivado IP integrator 的各项基本功能。
Versal SelectIO 基于XPHY构建源同步接口
judy 在 周二, 09/23/2025 - 11:39 提交
在 Versal 器件中，XPIO 提供了灵活的时钟与数据路径资源。本文将以源同步接口为例，说明如何利用 XPIO 构建并实现带有 Strobe 的高速接口设计。
NoC的使用及注意事项
judy 在 周五, 09/19/2025 - 17:50 提交
AMD 7nm Versal系列器件引入了可编程片上网络（NoC, Network on Chip），这是一个硬化的、高带宽、低延迟互连结构，旨在实现可编程逻辑（PL）
基于Versal的QSPI Flash引导启动Petalinux
judy 在 周五, 09/12/2025 - 10:38 提交
QSPI(Quad Serial Peripheral Interface)是一种基于 SPI(串行外设接口)的高速数据通信协议,它的全称是Quad SPI,即四路串行外设接口。
采用创新封装解决方案应对散热挑战
judy 在 周三, 08/20/2025 - 17:27 提交
本白皮书介绍的特定创新是 AMD 无顶盖封装技术，这项可改变市场格局的技术提供卓越的系统级优势。带加强环的无顶盖封装不应与裸片无顶盖封装混淆。