本文将首先介绍 AI 引擎技术，作为了解高性能异构工作负载的基础。其次，我们将讨论高性能信号处理的设计流程，并举例说明如何利用 AMD Versal™ 自适应 SoC 提供的异构计算选项
AMD Versal 自适应 SoC 为开发者提供了一种异构计算架构，将可编程逻辑（ PL ）、AI 引擎以及高性能处理系统集成于单一器件之中
本文解释了当 DCMAC 线速率为 106.25 Gb/s 时，如何选择偶数活动通道或奇数活动通道。
AMD 正以渐进式验证路径，解决 Versal 异构 SoC 系统级验证复杂度难题。
本文章展示如何启用 NOC1 以及使用额外 mm_channel 配置，以提升系统性能。
在上一篇Blog基于XPHY构建源同步接口（二）中主要说明了如何设置IP并完成仿真验证，本文将基于之前建立的工程在VPK180上做实际测试。
AMD Vitis 工具目前支持多种不同的仿真流程，旨在简化异构仿真，并允许用户使用其偏好的开发环境。
本次网络研讨会则会介绍全新的《AMD Versal™ 自适应 SoC 设计方法时序收敛快捷参考指南》，并重点讲解如何运用这一经过验证的方法论和分步流程
本文档提供有关创建 AI 引擎应用并与 Versal 自适应 SoC 系统集成的分步指导。
为帮助设计人员对涵盖 AI 引擎和可编程逻辑 (PL) 的复杂 AMD Versal™ 自适应 SoC 设计进行功能验证，AMD Vitis™ 工具目前支持多种不同的仿真流程