Versal自适应 SoC 硬件、IP 和平台开发方法指南
judy 在 周二, 07/23/2024 - 15:14 提交
本文档旨在描述推荐的设计方法，帮助您在设计输入期间有效利用 AMD 的 Versal™ 自适应 SoC 资源。
Versal是由赛灵思（Xilinx）推出的一系列可编程器件，属于自适应计算加速平台（ACAP）家族。
Versal作为ACAP架构的一部分，旨在为各种复杂的计算工作负载提供灵活性和高性能，使开发者能够更好地平衡通用计算和专用硬件加速的需求。
Versal
AMD FPGA XPIO简介
judy 在 周二, 07/16/2024 - 16:47 提交
AMD FPGA是电子器件中的万能芯片,在外设接口,算法指令,协议控制应用上能实现接近所有需求
代码开源！用Versal FPGA加速矩阵乘法
judy 在 周二, 07/16/2024 - 09:32 提交
该论文主要围绕着深度学习应用对密集矩阵乘法（Matrix Multiply, MM）的大量需求展开
AI 引擎机器学习内核与计算图编程指南
judy 在 周三, 07/03/2024 - 09:42 提交
AMD Versal™ AI Core 系列和 Versal AI Edge 系列旨在凭借 AI 引擎机器学习 ( ML ) 架构来提供突破性的 AI 推断加速
Xilsecure library里的ECDSA驱动与openssl兼容性测试
judy 在 周一, 06/24/2024 - 11:47 提交
Versal器件里包含多种加密引擎，包括SHA-3/384 engine、AES-GCM engine、RSA engine和ECC engine。
性能提升了多少？AMD面向FPGA开发人员发布全新计算加速卡
judy 在 周四, 06/06/2024 - 15:46 提交
CPM5 QDMA 的 Versal Tandem PCIe启动流程介绍
judy 在 周四, 05/16/2024 - 15:58 提交
本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和 启动流程。
借助全新 AMD Alveo™ V80 计算加速卡释放计算能力
judy 在 周三, 05/15/2024 - 09:43 提交
Alveo V80 的逻辑密度至高翻倍、存储器带宽至高翻倍且网络带宽可高至 4 倍，可以实现强大的计算集群，同时还能优化卡、服务器数量以及机架空间。
AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计 CED 示例
judy 在 周五, 05/10/2024 - 16:15 提交
本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。
AMD Versal AI Edge 自适应计算加速平台之 PS 端以太网使用之 lwip (8)
judy 在 周三, 05/08/2024 - 16:53 提交
开发板有两路千兆以太网，通过RGMII接口连接，本实验演示如何使用Vitis自带的LWIP模板进行PS端千兆以太网TCP通信。