Versal器件Advanced Flow概览
judy 在 周五, 01/10/2025 - 17:10 提交
本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。
Versal是由赛灵思（Xilinx）推出的一系列可编程器件，属于自适应计算加速平台（ACAP）家族。
Versal作为ACAP架构的一部分，旨在为各种复杂的计算工作负载提供灵活性和高性能，使开发者能够更好地平衡通用计算和专用硬件加速的需求。
Versal
Versal器件和Ultrascale Plus的PAM4 PRBS测试简介
judy 在 周五, 12/27/2024 - 17:14 提交
PRBS(pseudorandom binary sequence) Pattern包括PRBS-[7/9/15/31]，可以用作不同的协议或者场景
AMD推出采用第二代 Versal AI Edge 系列的自动驾驶域控制器
judy 在 周三, 12/25/2024 - 10:58 提交
第二代 AMD Versal AI Edge 系列自适应 SoC 的异构架构允许使用单芯片解决方案处理自动驾驶系统的所有阶段 —— 检测、感知、规划和执行
五种方式｜AMD Versal™ AI Engine 助力提升 DSP 计算性能
judy 在 周三, 12/18/2024 - 17:31 提交
新一代高性能数字信号处理（DSP）应用日益增长的计算需求，正迅速接近传统FPGA架构的资源和功耗上限。您知道吗？借助AMD Versal™ AI Engine ，您能够......
Versal DDRMC 如何使用Micron仿真模型进行仿真
judy 在 周二, 12/17/2024 - 10:55 提交
Versal器件上DDR4硬核控制器DDRMC跑仿真时，按照IP的默认设置，在IP wizard中使能了“Internal Responder”
如何通过PMC_GPIO唤醒versal linux系统
judy 在 周四, 12/05/2024 - 17:20 提交
本文将通过PMC_GPIO作为例子来描述如何唤醒Versal系统。
借助第二代 AMD VERSAL 实现先进医疗成像
judy 在 周三, 12/04/2024 - 09:33 提交
第二代 Versal™ 自适应 SoC 配备的处理系统可提供比前代至高多出 10 倍的标量算力性能，同时支持 DDR5 内存
GTM中如何设置两个channel使用不同的LCPLL
judy 在 周二, 12/03/2024 - 17:12 提交
Versal的一个GTM Quad包含4路channel和两个LCPLL。本文中的办法就是展示如何在设计里面实现此种配置的自动化。
如何在同一块开发板上测试GT远端环回
judy 在 周四, 11/28/2024 - 15:34 提交
环回（loopback）是GT的一种特殊配置模式。可以把发送端的数据直通过自身PMA层或对方器件（不加进一步处理）后再转回给发送器件的接收端
VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例
judy 在 周五, 11/22/2024 - 16:52 提交
Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例