Versal

Versal是由赛灵思(Xilinx)推出的一系列可编程器件,属于自适应计算加速平台(ACAP)家族。 Versal作为ACAP架构的一部分,旨在为各种复杂的计算工作负载提供灵活性和高性能,使开发者能够更好地平衡通用计算和专用硬件加速的需求。

AMD Zynq™ UltraScale+™ MPSoC 和 Versal™ 的 IPI 基本功能特性

本文主要介绍了 AMD Vivado™ IP integrator (IPI) 的诸多功能特性。我们将讲解 Vivado IP integrator 的各项基本功能。

Versal SelectIO 基于XPHY构建源同步接口

在 Versal 器件中,XPIO 提供了灵活的时钟与数据路径资源。本文将以源同步接口为例,说明如何利用 XPIO 构建并实现带有 Strobe 的高速接口设计。

NoC的使用及注意事项

AMD 7nm Versal系列器件引入了可编程片上网络(NoC, Network on Chip),这是一个硬化的、高带宽、低延迟互连结构,旨在实现可编程逻辑(PL)

基于Versal的QSPI Flash引导启动Petalinux

QSPI(Quad Serial Peripheral Interface)是一种基于 SPI(串行外设接口)的高速数据通信协议,它的全称是Quad SPI,即四路串行外设接口。

采用创新封装解决方案应对散热挑战

本白皮书介绍的特定创新是 AMD 无顶盖封装技术,这项可改变市场格局的技术提供卓越的系统级优势。带加强环的无顶盖封装不应与裸片无顶盖封装混淆。

Versal System Monitor偶发性电压最大值和最小值采集错误的调试与解决

本文将以 Versal 系列 System Monitor(以下简称SYSMON) 出现的偶发性错误为案例,探讨在面对此类难以复现问题时,工程师应如何构建有效的调试方案

采用 AMD Versal 自适应 SoC 加速 DSP 工作负载

全面加速要求苛刻的高性能 DSP 应用,从容应对新一代 DSP 工作负载。

在 AMD Versal™ 自适应 SoC 上使用简单的 QEMU + 协同仿真示例

本文将使用 Versal VCK190 和 Vivado 2024.2 来生成仿真环境。

轻松将您的 AMD Versal™ 自适应 SoC 设计项目迁移至 Vivado™ 2024.2

了解 AMD Vivado™ Design Suite 如何利用经过优化的分层设计和多线程处理来充分加快编译速度,以及如何将 Vivado 2024.2 之前的项目迁移到 Vivado 2024.2 或更高版本中

Advanced IO wizard异步模式

7nm Versal系列相对于16nm Ultrascale plus系列,IO做了升级,U+系列的HPIO在Versal升级为XPIO。Versal系列每一个XPIO bank包含54个IO管脚