AMD Versal™ 自适应 SoC 设计方法论是一整套帮助简化当前 Versal 器件设计进程的最佳实践。鉴于这类基于 Versal 的设计的规模级别及复杂性，因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。我们建议工程师遵循这些步骤和最佳实践进行操作，这将有助于您通过尽可能更快且最高效的方式实现设计目标。
本次网络研讨会则会介绍全新的《AMD Versal™ 自适应 SoC 设计方法时序收敛快捷参考指南》 (UG1788)，并重点讲解如何运用这一经过验证的方法论和分步流程，帮助快速分析和解决设计中的时序违例。希望通过观看本次研讨会，您可以更加深入地了解具体实现方法以及复盘现有设计问题。
UG1788：
https://docs.amd.com/v/u/zh-CN/ug1788-adaptive-soc-timing-closure-quick-reference
研讨会议程包括： 1. 全新时序收敛指南概述 （UG1788） 2. 时序收敛的分步流程 3. 回顾参考指南的使用方法 请点击注册并观看研讨会视频。 文章来源：Xilinx开发者社区