Versal- 在一个triplet中实现DDRMC和soft DDR4 controller
judy 在 周五, 03/29/2024 - 15:17 提交
在非常多的客户应用工程中，都会用到DDR4/LPDDR4来存取大容量数据
Versal是由赛灵思（Xilinx）推出的一系列可编程器件，属于自适应计算加速平台（ACAP）家族。
Versal作为ACAP架构的一部分，旨在为各种复杂的计算工作负载提供灵活性和高性能，使开发者能够更好地平衡通用计算和专用硬件加速的需求。
Versal
AMD Versal AI Edge 自适应计算加速平台之PL通过NoC读写DDR4 实验 (4)
judy 在 周二, 03/26/2024 - 15:21 提交
本实验通过PL端Verilog代码直接读写ddr4，主要了解NoC的配置方法
Versal 中对 eMMC 进行格式化和烧写的方法
judy 在 周四, 03/21/2024 - 16:52 提交
本文旨在探讨在 Versal 中对 eMMC 进行格式化和烧写的方法。
AMD Versal AI Edge 自适应计算加速平台 PL LED 实验（3）
judy 在 周三, 03/13/2024 - 16:58 提交
在本例程中，我们要做的是LED灯控制实验，每秒钟控制开发板上的LED灯翻转一次
延时开始SEM功能的扫描(二)
judy 在 周二, 03/12/2024 - 15:05 提交
本文介绍如何推迟XilSEM扫描功能的开始。
AMD Versal AI Edge 自适应计算加速平台之 Versal 介绍（2）
judy 在 周二, 03/12/2024 - 10:37 提交
Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器，PL 端可编程逻辑部分
ALINX 发布 AMD 首款 Versal AI Edge 自适应计算加速平台 SOM 及配套开发板
judy 在 周四, 03/07/2024 - 09:46 提交
Versal AI Edge VE2302器件拥有应用处理单元双核Arm Cortex-A72、实时处理单元双核Arm Cortex-R5F
AMD Versal FPGA技术加持 打开电力电子仿真技术新未来
judy 在 周四, 02/29/2024 - 15:00 提交
摆脱传统多FPGA解耦技术的束缚，在单块FPGA资源中支持更大规模的复杂电力电子电路模型
如何使用versal的AXI Bridge IP 发送MSI-X中断
judy 在 周四, 02/22/2024 - 14:48 提交
不同厂商的MSI-X结构所在配置空间的位置不同
Versal FPGA中的浮点计算单元
judy 在 周四, 02/22/2024 - 10:12 提交
本文将重点介绍其中的DSPFP32，它是一个硬化的浮点加法器和乘法器