新闻 | FPGA 开发圈

直采+异构，看 RFSoC FPGA 开发板 AXW49 如何应对射频信号处理高要求

基于AMD Zynq UltraScale+™ RFSoC Gen3 XCZU49DR 芯片的 16 通道 14 位 2.5GSPS ADC 与 16 通道 14 位 9.85GSPS DAC，实现全数字域直接射频采样

2025-03-13 | RFSoC, AXW49, 射频信号处理, XCZU49DR

紫光同创联合海图微和深目微共同推出GigE Vision解决方案

该方案基于Pango Logos系列PGL50器件、海图微CMOS Sensor HT501A和深目微GigE Vision IP方案共同实现

2025-03-13 | 紫光同创, PGL50, GigE-Vision, 首页推荐

AMD 推出第五代 AMD EPYC 嵌入式处理器

高性能“Zen 5”架构可提供服务器级性能与效率，并结合专属打造的功能，以优化产品寿命和系统弹性

2025-03-12 | AMD, EPYC, 嵌入式处理器

CXL 3.1：CXL 标准的进阶之路上，如何将互连性能推向新高？

本文将介绍CXL 3.1标准的最新更新内容，包括新增的安全特性，以及如何持续为下一代基础结构提供内存池功能。

2025-03-12 | CXL 3.1, CXL, 首页推荐

富士通利用 AMD Zynq RFSoC 提供高能效 5G 无线电

富士通采用 AMD Zynq RFSoC 数字前端（ DFE ）器件来提供具有成本效益、高容量和高能效的无线电，以满足不同市场需求

2025-03-12 | 富士通, Zynq-RFSoC, 无线电, 5G

Altera 2025新品发布：以独立运营优势引领FPGA创新，赋能边缘与AI未来

今天，随着Altera CEO Sandra Rivera宣布一系列重磅新品与技术进展，标志着这家独立运营的FPGA巨头正式迈入“Altera 2.0”时代

2025-03-11 | Altera, FPGA, AI, 首页推荐

Altera FPGA 突破创新边界，加速智能边缘领域发展

在 2025 国际嵌入式展上，Altera 发布了专为嵌入式开发者打造的最新可编程解决方案，以进一步突破智能边缘领域的创新边界

2025-03-11 | Altera, FPGA, 智能边缘

FPGA：AI安全的坚强守护者

在AI技术蓬勃发展的当下，数据安全问题成为了高悬于行业之上的达摩克利斯之剑。AI模型的训练与应用高度依赖海量数据

2025-03-11 | FPGA, AI, 莱迪思, Sentry

面向紧凑型高性能FPGA、SoC和ASIC的次世代垂直供电解决方案

本文探讨了垂直电源的优势和应用，重点介绍了 TDK 的 μPOL，以及它如何解决下一代AI和边缘应用所面临的电源挑战。

2025-03-10 | FPGA, DC-DC转换器, 电源管理, AI, 首页推荐

Certus-N2的边缘网络奇旅

Nexus 2在接口类型上支持带PCIe® Gen 4控制器的多协议16G SERDES、高性能I/O、高速LPDDR4存储器接口、以及高达7.98 Gbps的MIPI D和C-PHY

2025-03-10 | Certus-N2, 莱迪思, 边缘网络

ALINX 发布 ISP 图像信号处理 IP 核

ISP IP Core通过APB总线用于控制寄存器，支持UltraScale+/Zyn UltraScale+ 系列FPGA器件

2025-03-07 | ALINX, 图像信号处理, IP核, ISP

Lattice mVision：低功耗嵌入式视觉系统解决方案合集

mVision从消费级到工业级都为需要快速构建原型系统的嵌入式视觉设计人员提供了高度灵活、小型模块化的解决方案

2025-03-07 | Lattice, mVision, 嵌入式视觉

解锁 FPGA AI 套件全新增强功能，挖掘性能拓展的无限可能

FPGA AI 套件软件 2024.3 版全新发布，其提供诸多增强功能，旨在改善开发人员的开发体验。为帮助开发人员应对在实际应用中面临的挑战

2025-03-06 | FPGA, AI, Altera

从创新平台到行业落地：莱迪思Nexus 2驱动AI市场应用

基于TSMC 16nm FinFET工艺的“下一代小型FPGA”Nexus™ 2平台，在多个关键性能指标上实现了对竞品的超越

2025-03-06 | 莱迪思, Nexus-2, AI

智多晶204B IP

智多晶 204B IP提供了针对204B 协议层的处理能力，能够与高速AD/DA芯片进行收发的对接工作

2025-03-06 | 智多晶, 204B-IP, 数字接口

精彩推荐

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example