基于Vitis Model Composer进行AI Engine（AIE）开发，核心优势体现在AIE专属优化、开发流程简化、灵活的适配性、高效验证及量产适配等方面
本文阐述了如何构建包含多个NPU IP实例的VEK280参考设计，及如何用vart_ml_demo和x_plus_ml_app应用程序执行多个模型。
AMD EPYC（霄龙）处理器拥有出色的能效与性价比，可助力电信和网络行业发展。
对于基于锁存器的设计，静态时序分析会应用一个称为时间借用的概念。本篇博文解释了时间借用的概念，若您的设计中包含锁存器且时序报告中存在时间借用，即可适用此概念。
SEM IP是一个非常‘安静’的IP。构建的时候，它的逻辑就是独立于用户系统设计的，并用区域约束做了一定的分割。对于它唯一的时钟信号，我们也是建议越独立越好。
AMD Vivado Design Suite 2025.2 版现已推出，不仅支持量产级第二代 Versal AI Edge 系列和第二代 Prime 系列自适应 SoC，还提升了 QoR 以及 Versal 设计的 RTL 灵活性
AMD 嵌入式开发框架（ EDF ）是一个完整的开源环境，旨在帮助嵌入式工程师基于 AMD 自适应 SoC 高效评估、开发和部署应用。
本文介绍了一种在两块zcu102开发板上实现GEM-GEM直连的一种方法。
此次交流强化了 ALINX 与 AMD 的战略纽带。未来，双方将继续聚焦FPGA与异构计算前沿，携手推进在高性能计算、医疗影像、工业视觉、自动驾驶等领域的方案创新与生态共建
AMD EPYC 嵌入式 2005 系列能以紧凑型封装提供高计算密度和高能效，适用于电源、散热和空间受限的环境。