CPM PCIE做RC时如何完成对复位信号的控制
judy 在 周五, 11/29/2024 - 16:55 提交
本篇文章通过举例来说明，用户如何根据自己的硬件电路设计来实现对EP端复位的控制
在超过五十年的历史中，AMD（超威半导体）引领了高性能运算、图形，以及可视化技术方面的创新。全球数十亿计的人们、领先的 500 强公司，以及尖端科学研究所都依靠 AMD 技术来改善他们的生活、工作以及娱乐。AMD 员工致力于打造领先的高性能和自适应产品，努力拓宽技术的极限。成就今日，启迪未来。
AMD
如何在同一块开发板上测试GT远端环回
judy 在 周四, 11/28/2024 - 15:34 提交
环回（loopback）是GT的一种特殊配置模式。可以把发送端的数据直通过自身PMA层或对方器件（不加进一步处理）后再转回给发送器件的接收端
利用 P4 与 Vivado 工具简化数据包处理设计
judy 在 周三, 11/27/2024 - 09:53 提交
本白皮书概述了使用 VNP4 进行设计的优点。
AMD Vitis™ Unified Software Platform 2024.2 现已推出！
judy 在 周二, 11/26/2024 - 14:42 提交
全新 AMD Vitis™ Unified Software Platform 2024.2 版本推出。系统架构师和开发人员可以借助新版本进一步提升其设计开发流程，同时提高整体系统性能
VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例
judy 在 周五, 11/22/2024 - 16:52 提交
Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例
AMD Vivado™ Design Suite 2024.2 现已推出！
judy 在 周五, 11/22/2024 - 09:38 提交
AMD Vivado™ Design Suite 2024.2 全新推出，使用 AMD Versal™ Adaptive SoC 进行设计的重大改进
AMD 助力支持可扩展、实时 AI，加速 SICK 智能传感器解决方案
judy 在 周三, 11/20/2024 - 11:57 提交
SICK 机器视觉解决方案是将 AI 部署到边缘端的全面集成系统。其客户需要能够在不打破功耗或空间限制的情况下提供高性能技术
借助 AMD Versal AI 引擎释放 DSP 算力
judy 在 周三, 11/20/2024 - 09:22 提交
AMD Versal AI 引擎使您能够扩展数字信号处理（ DSP ）算力与面向未来的设计，从而适应当前和下一代计算密集型 DSP 应用
一文快速掌握 AMD FPGA IO约束 常用电平标准
judy 在 周一, 11/18/2024 - 10:23 提交
今天分享下IO约束中常用的电平标准，帮助大家快速理解和掌握。
基于7系列FPGA开发板的LCD1602驱动
judy 在 周三, 11/13/2024 - 15:05 提交
LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705