FPGA设计

AMD Spartan™ UltraScale+™ SCU35 套件加速 FPGA 开发

judy 在 周三, 01/07/2026 - 11:48 提交

该套件支持灵活的 I/O 扩展、功耗监测和多传感器连接，同时提供开箱即用的开发体验，满足不同 FPGA 设计经验的用户需求。 

如何评估一个FPGA设计的性能？

judy 在 周二, 11/04/2025 - 09:51 提交

评估一个FPGA设计的性能是一个系统性的工作，需要从多个维度和指标进行综合考量。这不仅仅是看“跑得多快”，而是要在速度（时序）、资源、功耗和设计稳健性之间取得平衡。


新版福晞®软件工具全面优化 FPGA 设计环境，加速工程师开发效率

judy 在 周四, 10/23/2025 - 09:45 提交

FPGA 设计开发过程中，软件是工程师必不可少的工具，好的软件开发环境可以简化设计者的设计流程，缩短开发时间，提升整体设计效率。

更可扩展的 FPGA 设计：Agilex™ 3/5 FPGA 及 SoC，助力智能化应用高效演进

judy 在 周四, 09/04/2025 - 11:44 提交

Agilex™ 5 FPGA 和 SoC 以及新推出的 Agilex™ 3 FPGA 和 SoC 代表着可编程逻辑技术方面的重大飞跃。这两个设备系列均具备全新功能

开发者需要了解的 FPGA 设计要点

judy 在 周一, 08/18/2025 - 11:22 提交

在专用半导体中，现场可编程门阵列（FPGA）因其灵活性和高效性，正在成为推动计算创新的重要力量。

Altera FPGA 的PIO IP当中bidir和inout选项的区别

judy 在 周五, 07/11/2025 - 09:40 提交

PIO IP是FPGA 设计中比较简单常用的IP， 当设置PIO IP的Direction的时候，可以看到有如下4个选项

打开 FPGA 设计之门：深入了解 Verilog-to-Routing (VTR) 开源项目

judy 在 周一, 05/19/2025 - 09:48 提交

在FPGA领域，商业工具长期垄断架构设计与验证的「解释权」。而来自多伦多大学的VTR-Verilog-to-Routing项目，以开源代码掀开了FPGA的「黑盒子」

5个必备的FPGA设计小贴士

judy 在 周五, 03/07/2025 - 11:33 提交

在本文中，我们将分享一些有用的技巧，帮助您快速开始设计，避免常见的设计陷阱。

实现具有电平转换功能的高能效 FPGA 设计

judy 在 周三, 02/26/2025 - 15:39 提交

FPGA 处理能力的提升，以及 I/O（输入/输出）和内存容量的增加，为设计人员实现特定设计提供了多种选择。 不过，使用现代 FPGA 上提供的许多资源时，功耗往往更高。

使用 IP 核和开源库减少 FPGA 设计周期

judy 在 周一, 01/06/2025 - 16:27 提交

很多FPGA厂商都在自己EDA工具里嵌入IP减少FPGA项目的开发周期，使用 IP 是一种有助于实现按时、高质量且经济高效的项目交付的方法