使用 IP 核和开源库减少 FPGA 设计周期
judy 在 周一, 01/06/2025 - 16:27 提交
很多FPGA厂商都在自己EDA工具里嵌入IP减少FPGA项目的开发周期，使用 IP 是一种有助于实现按时、高质量且经济高效的项目交付的方法
FPGA设计
FPGA设计实用分享02-XILINX的可参数化FIFO
judy 在 周四, 09/05/2024 - 10:03 提交
FIFO是FPGA项目中使用最多的IP核，一个项目使用几个，甚至是几十个FIFO都是很正常的。通常情况下，每个FIFO的参数，特别是位宽和深度，是不同的
FPGA设计实用分享01-XILINX FIFO写不进去的问题
judy 在 周三, 09/04/2024 - 11:01 提交
FIFO是FPGA项目中使用最多的IP核，一个项目使用几个，甚至是几十个FIFO都是很正常的。通常情况下，每个FIFO的参数，特别是位宽和深度
AMD 支持全新长生命周期 FPGA 设计至 2040、2045 年及更长久
judy 在 周三, 09/04/2024 - 09:18 提交
AMD宣布将延长所有 AMD 7 系列器件生命周期至 2040 年、延长 UltraScale+ 器件生命周期至 2045 年。
Verilog常用显示任务函数有哪些?
judy 在 周五, 07/19/2024 - 09:20 提交
本文将深入剖析Verilog中的显示任务函数，结合丰富的实例，让大家迅速掌握这些强大的调试助手。
如何理解FPGA设计中的时钟?
judy 在 周三, 07/17/2024 - 09:37 提交
本文将详细介绍FPGA时钟设计的概念、技巧和优化策略。
如何理解同步时钟与异步时钟?
judy 在 周一, 07/15/2024 - 15:10 提交
本文将详细介绍下FPGA设计中的同步适中就好与异步时钟，帮助读者在实际项目中应用这些概念。
Quartus® Prime专业版软件v24.1发布，开启FPGA设计的新未来！
judy 在 周五, 06/14/2024 - 15:06 提交
消除障碍，助力创新。Quartus® Prime专业版软件v24.1针对Agilex™ 5 FPGA E系列设备提供免费许可支持，助力零成本推动创新！
FPGA设计需要考虑模块布局吗？
judy 在 周一, 06/03/2024 - 09:18 提交
最近在一个项目中，使用的单板是一块老单板，因为外部接口刚好满足需求，所以就拿过来直接用了
FPGA设计需要考虑模块布局吗？
judy 在 周一, 05/27/2024 - 09:49 提交
最近在一个项目中，使用的单板是一块老单板，因为外部接口刚好满足需求，所以就拿过来直接用了