BerkeleyLab Bedrock：为 FPGA 与加速计算打造的开源基石
judy 在 周一, 12/15/2025 - 15:14 提交
Bedrock 是由 Lawrence Berkeley National Laboratory多年累积的一套开源 Verilog 代码库，旨在把可移植的数字与射频模块快速带到 FPGA 平台上
FPGA 应用
热插拔无忧 + 持久耐用：Lattice MachXO4 为严苛场景打造稳定之选
judy 在 周一, 12/15/2025 - 09:42 提交
Lattice Mach 系列FPGA兼具无与伦比的系统可靠性、小巧的封装尺寸和低功耗特性，已成功驱动海量应用，使设计人员即使在空间受限的环境中也能高效实现复杂的逻辑功能
被专有软件拖慢了三十年：FPGA 为何必须拥抱开源
judy 在 周四, 12/11/2025 - 15:29 提交
FPGA 正被陈旧的专有软件所限制。了解为什么拥抱开源工具对于推动 FPGA 开发现代化、释放其全部潜力至关重要。
Altera 生态 “朋友圈” 持续壮大，共建 FPGA 创新未来！
judy 在 周四, 12/11/2025 - 14:00 提交
2025 年初，全球 FPGA 创新领导者 Altera 正式启动了 “Altera 解决方案合作伙伴加速计划”，旨在强大的生态系统支持下，助力企业打破壁垒
将 FIR 滤波器写得更“上游” —— 面向 FPGA 的架构与高性能编码实践
judy 在 周三, 12/10/2025 - 11:17 提交
FPGA 非常适合实现像 FIR 滤波器这样的信号处理功能。器件内的 DSP 单元带有内建的乘加（MAC）能力，非常适合这类应用。
易灵思FPGA DSP源语使用方法
judy 在 周三, 12/03/2025 - 15:56 提交
本文将重点解析易灵思 FPGA 中的 DSP 原语结构、功能特性及其在实际设计中的使用方法，帮助读者理解如何借助这些硬件资源构建高效的信号处理系统。
中科亿海微SoM模组——FPGA高速信号采集解决方案
judy 在 周三, 12/03/2025 - 09:37 提交
本文介绍的中科亿海微FPGA高速信号采集解决方案应用于信号采集与处理领域，用于信号的数据采集、处理和传输。该方案主要由对外信号交互单元和核心处理单元组成。
FPGA时钟区域如何理解？
judy 在 周二, 12/02/2025 - 09:55 提交
理解FPGA时钟区域对于进行高性能、高可靠性FPGA设计至关重要，是FPGA开发中实现“心中有电路”的基本功。
fpga实现音频预加重（pre-emphasis）滤波器
judy 在 周二, 12/02/2025 - 09:35 提交
在语音信号中，声门波激励和口鼻辐射效应共同导致语音信号的高频分量能量要比低频分量弱。预加重（Pre-emphasis）的目的就是：
高速 AI 时代，FPGA 正在悄悄接管更多关键工作负载
judy 在 周四, 11/27/2025 - 15:47 提交
随着人工智能、高速无线通信、医疗与生命科学技术的发展，以及复杂芯片架构对数据流优化的需求不断攀升，FPGA 正在迎来新的应用场景。