智多晶

智多晶的EDA工具HQfpga软件对于资源占比较高且时序难以跑出收敛的工程，可以使用循环迭代式(loop/iterative)进行时序驱动优化(tdo–timing driven optimization)

智多晶推出的Sealion系列车规级FPGA器件SL2-25E-8U324，以及其配套的自主开发软件和IP方案

本次研讨会智多晶将首次公开最新研发的SA5T-366，SA5T-200，SA5T-100，SA5Z-30等FPGA产品

DisplayPort图像显示接口不仅传输率高，而且可靠稳定，其接口传输的信号由传输图像的数据通道信号以及传输图像相关的状态

本文主要阐述对其内嵌CM3核用低价格下载器SWD 进行独立下载，进而达到独立Debug的目的。

智多晶应用团队的一项Precise_PWM demo，使用智多晶FPGA将PWM控制精度从FPGA应用常见的10ns～5ns的水平提升到了1ns的脉宽和相位精度，精准可控，且资源消耗极低。

在FPGA中，动态相位调整（DPA）主要实现LVDS接口接收时对时钟和数据通道的相位补偿，以达到正确接收的目的。