PLL技术在动态调频与展频功能的应用
judy 在 周四, 06/19/2025 - 15:14 提交
在FPGA设计中，PLL因其高精度、灵活性和可编程性而得到广泛应用，本文将深入探讨PLL技术在FPGA中的动态调频与展频功能应用。
智多晶
智多晶PLL使用注意事项
judy 在 周四, 06/12/2025 - 15:03 提交
本文将深入探讨智多晶PLL在实际应用中的关键注意事项，帮助工程师规避常见设计风险。
智多晶 HqFpga 接入 DeepSeek 大模型，AI 晶小助上线！
judy 在 周四, 06/05/2025 - 09:51 提交
智多晶正式宣布旗下 FPGA 设计工具 HqFpga 接入 DeepSeek 大模型，并推出 FPGA 设计专属 AI 助手——晶小助！
自主可控再突破，智多晶 Seal 系列 FPGA 芯片通过权威认证！
judy 在 周二, 06/03/2025 - 10:26 提交
西安智多晶微电子有限公司自主研发的 Seal 5000、Sealion 2000 系列 FPGA/CPLD 芯片正式通过工业和信息化部电子第五研究所的评估认证
高速串行接口调试难？XSBERT一键搞定误码率与眼图扫描！
judy 在 周三, 05/28/2025 - 09:50 提交
XSBERT——专为FPGA高速收发器设计的调试利器，帮你一键生成误码率报告、实时扫描眼图，轻松验证链路稳定性！
工业以太网从站控制器DEMO介绍
judy 在 周四, 05/22/2025 - 09:55 提交
智多晶工业以太网从站控制器DEMO是基于智多晶SA5Z-50-D0-7F484C FPGA开发，SA5Z-50-D0-7F484C FPGA不仅有丰富的逻辑资源而且内嵌了MCU硬核。
LVDS技术：高速、低功耗的传输解决方案
judy 在 周四, 05/15/2025 - 10:15 提交
今天，我们来聊聊一种广泛应用的高速传输技术——LVDS（Low Voltage Differential Signaling，低压差分信号）。
智多晶 eSPI _Slave IP介绍
judy 在 周四, 05/08/2025 - 09:46 提交
eSPI总线具有低功耗、管脚数量少、高效的数据传输等优点，常用于与EC、BMC、SIO等外设的通信，是PC中CPU与这些外设通信的主流协议
智多晶FIFO_Generator IP介绍
judy 在 周四, 04/24/2025 - 10:49 提交
FIFO_Generator是智多晶设计的一款通用型FIFO IP。当前发布的FIFO_Generator IP是2.0版本，相比之前的1.1版本主要新增了非等比输入输出数据位宽支持和异步FIFO跨时钟级数配置功能。
智多晶LPC_Controller IP：开启高效数据传输新应用
judy 在 周四, 04/17/2025 - 10:48 提交
在FPGA设计领域，西安智多晶微电子推出的LPC_Controller IP正逐渐崭露头角，为工程师们提供了强大的工具，助力他们在数据传输领域大展身手