智多晶 | FPGA 开发圈

智多晶EthMAC IP介绍

judy 在周四, 02/27/2025 - 09:57 提交

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

judy 在周五, 02/21/2025 - 11:21 提交

智多晶Tiny_SoC是基于RISCV-I指令集设计的一款轻量化软核，集处理器核心、丰富外设与智能中断管理于一体，为开发者提供“开箱即用”的轻量化设计体验！

judy 在周一, 01/27/2025 - 15:47 提交

最后一期我们主要介绍智多晶DDR Controller使用时的注意事项。

judy 在周四, 01/23/2025 - 11:32 提交

本期主要介绍智多晶DDR Controller的常见应用领域、内部结构、各模块功能、配置界面、配置参数等内容。

judy 在周四, 11/21/2024 - 10:22 提交

本文讲解一下如何通过HqFpga软件生成可调用的网表文件以及ballmap功能的使用

judy 在周一, 10/14/2024 - 10:25 提交

“2024智多晶FPGA技术研讨会”西安站和北京站圆满落幕，吸引了来自通信、电力、工业、汽车、投资、政府等领域大量专业观众参会交流，共同学习和探讨

judy 在周六, 10/12/2024 - 14:39 提交

智多晶EDA工具HqFpga软件经过更新和改进，增加了一些实用的小技巧，旨在帮助用户更便捷地操作软件并提升工作效率

judy 在周六, 09/14/2024 - 09:53 提交

智多晶的EDA工具HQfpga软件对于资源占比较高且时序难以跑出收敛的工程，可以使用循环迭代式(loop/iterative)进行时序驱动优化(tdo–timing driven optimization)

judy 在周三, 08/28/2024 - 10:55 提交

智多晶推出的Sealion系列车规级FPGA器件SL2-25E-8U324，以及其配套的自主开发软件和IP方案

judy 在周四, 08/08/2024 - 15:34 提交

本次研讨会智多晶将首次公开最新研发的SA5T-366，SA5T-200，SA5T-100，SA5Z-30等FPGA产品

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。