威视锐亮相AMD嵌入式技术日!核心展品解锁嵌入式领域新可能
judy 在 周五, 04/03/2026 - 10:20 提交
本次活动集结AMD原厂技术团队与多家行业头部合作伙伴,全方位拆解嵌入式、AI、6G、无线通信等热门赛道的技术迭代与优势方案,为行业发展注入新活力。

本次活动集结AMD原厂技术团队与多家行业头部合作伙伴,全方位拆解嵌入式、AI、6G、无线通信等热门赛道的技术迭代与优势方案,为行业发展注入新活力。

本次参展,威视锐重点展示如何利用AMD的强大生态,通过高性能硬件平台为5G NTN、无线测试及边缘计算提供稳固的硬件底座。

Xilinx Zynq UltraScale+ RFSoC系列集成高性能ADC/DAC与可编程逻辑,结合TI的LMK04828时钟芯片,可构建低抖动、高确定性的多板级联同步架构,实现ps级相位一致性。

历经多代技术演进,PCIe传输速率从1.0版本的2.5Gbps提升至5.0版本的32GT/s,同时保持对PCI软件架构的兼容性,支持热插拔与智能电源管理

PCI Express(PCIe)作为现代高速串行总线标准,凭借其高带宽、低延迟、点对点架构及强扩展性,已成为嵌入式与工业控制系统的关键技术支撑。

PCI Express(PCIe)是第三代I/O总线标准,取代传统PCI/PCI-X总线成为现代数据采集系统的核心接口。其核心价值体现在:

在无线通信技术的持续演进历程中,软件无线电(Software Defined Radio,SDR)技术凭借其高度的灵活性、可重构性和强大的适应性,成为了推动行业变革的关键力量

本章介绍了可用于初始化、运行、更新和控制外部控制器中图形执行的控制API。本章还描述了如何在输入图规范中指定运行时参数(RTP)

在获取输入或输出缓冲区之后但在释放它之前,缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区,而不会发生数据冲突

在获取输入或输出缓冲区之后但在释放它之前,缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区,而不会发生数据冲突