博客 | FPGA 开发圈

YunSDR小课堂-AIE编程指南(第55讲)

在获取输入或输出缓冲区之后但在释放它之前，缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区，而不会发生数据冲突

2025-06-17 | YunSDR, AIE编程, 威视锐

FPGA是否也会拥抱开源？

你是否想过，像搭乐高一样自由设计芯片？FPGA（现场可编程门阵列）正是这样的存在——它如同一张“数字白板”，通过编程可瞬间变身成CPU、专用ASIC。

2025-06-13 | FPGA

FPGA如何理解？

在智能汽车识别障碍物、5G基站处理海量信号、工厂机器人精准操作的背后，都藏着一块名为FPGA的芯片。它既不像CPU那样家喻户晓，也不像显卡那样引人注目

2025-06-09 | FPGA

Vivado2025.1已发布，可供下载

Vivado2025年第一版，比2024来的稍晚一些（2024.05），首先大小还是100G起步，但是明显小了很多，接下来看看更新了哪些东东，值不值得升级。

2025-06-09 | Vivado2025.1

FPGA定点和浮点数学运算-实例对比

在创建 RTL 示例时，经常使用 VHDL 2008 附带的 VHDL 包。它提供了出色的功能，可以高效地处理定点数，当然，它们也是可综合的

2025-06-06 | Versal, VHDL, 浮点数学运算

回头看，FPGA+RK3576方案的功耗性能优势

各位朋友，大家好，熊猫君这次开个倒车，在这个广泛使用Xilinx（Altera）高端SoC的时代，分享一个“FPGA+ARM”实现的低功耗高性能传统方案。

2025-05-29 | RK3576, 红外热成像

VSCode 为什么运行那么卡?（电脑CPU 经常占用100% ）

VSCode 在使用过程中，可能会经常出现电脑特别卡，如果你观察了任务管理器，就可以发现，CPU已经占用100%了。

2025-05-21 | VSCODE

用最小的 RISC-V 核心挑战 FPGA 极限

CoreScore 是一个开源项目，旨在通过部署尽可能多的 SERV 核心（世界上最小的 RISC-V 处理器）在 FPGA 上，评估 FPGA 的资源承载能力和综合布线工具的效率。

2025-05-21 | RISC-V, FPGA, CoreScore

打开 FPGA 设计之门：深入了解 Verilog-to-Routing (VTR) 开源项目

在FPGA领域，商业工具长期垄断架构设计与验证的「解释权」。而来自多伦多大学的VTR-Verilog-to-Routing项目，以开源代码掀开了FPGA的「黑盒子」

2025-05-19 | FPGA设计

Vitis异构系统设计：从理论到实践全解析

在当今嵌入式开发领域，工具链的演进日新月异。尽管我们之前主要关注Vitis的嵌入式流程，但Vitis Unified平台实际上提供了更广泛的功能

2025-05-14 | Vitis, 异构系统

FPGA Vivado调用IP核详细操作步骤

今天给大侠带来Vivado调用IP核详细操作步骤，手把手教学，请往下看。话不多说，上货。

2025-05-12 | FPGA, Vivado, IP核

不用官方EDA怎么开发FPGA？

今天就介绍一个使用开源工具链来开发FPGA的方式。本文核心：开源 FPGA 工具链，例如 APIO、IceStrom、yosys OssCAD 等使用。

2025-05-08 | EDA, FPGA

FPGA资源爆表了？10个RTL优化实战技巧

做FPGA项目，最怕啥？资源爆表！Timing炸裂！布线卡死！今天我给大家总结10个实战级优化技巧，每条都有具体案例，助你从根源上搞定资源问题！

2025-05-06 | RTL, FPGA

FX10（CYUSB4014）USB3.2开发笔记分享（1）：硬件设计与开发环境搭建

本文对FX10的器件特点、硬件设计和开发调试环境的搭建做了一个简要介绍。

2025-04-27 | CYUSB4014, USB3.2

YunSDR通信小课堂（第38讲）

为了实现更实用的MCM, OFDM采用正交子载波。正交特性允许子信道在频率上重叠，从而不需要保护带和昂贵的滤波器来保持子信道分离。

2025-04-23 | YunSDR, OFDM, 威视锐科技

精彩推荐

如何在KR260 starter kit上应用gmii2rgmii IP

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

FPGA软核生态全景对比：六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。