IP核

xilinx原语及bank简介

本文最初是介绍IDDR的,但在介绍IDDR这些原语之前,还需要了解一下7系列FPGA bank的分类和区别

ALINX 推出全新 IP 核产品线,覆盖 TCP/UDP/NVMe AXI IP 核

ALINX 发布的 10GbE TCP/IP 协议栈 IP 核,能够实现符合 IEEE802.3 标准的完整协议栈,支持高达 9000 字节的 MTU

Xilinx 7系列FPGA PCI Express IP核简介

Xilinx®7系列FPGA集成了新一代PCI Express集成块,支持8.0Gb/s数据速率的PCI Express 3.0。本文介绍了7系列FPGA PCIe Gen3的应用接口及一些特性。

1分钟快速掌握 Vivado DDS IP核

今天介绍一下非常好用的 Vivado DDS IP 核。

Xilinx FPGA PCIe IP核接口介绍——PCIe接口专栏(三)

很多初学者刚开始看到PCIe IP文档时,不太懂Xilinx PCIe IP核主要的数据接口:CCCQRQRC。本文主要就是对这些接口做详细的介绍,希望能答疑解惑。

Serial Rapid-IO Gen2 IP核介绍

RapidIO 互连架构旨在与最流行的集成通信处理器、主机处理器和网络数字信号处理器兼容,是一种高性能、分组交换互连技术

一文快速掌握DataMover IP的使用教程

本文将从基础概念入手,逐步深入到AXI DataMover IP的配置和使用,帮助读者快速掌握这一强大的IP核。

一文搞懂DDR4 MIG IP核详细介绍与配置

DDR4 SDRAM因其高速、大容量的特点,在FPGA设计中扮演着越来越重要的角色。本文将详细介绍DDR4 MIG IP核及其配置过程。

FPGA Vivado调用IP核详细操作步骤

今天给大侠带来Vivado调用IP核详细操作步骤,手把手教学,请往下看

Xilinx(AMD) vivado软件IP核及license许可文件简介

Vivado软件作为Xilinx FPGA器件重要的开发设计软件