DSP | FPGA 开发圈

借助 AMD Versal AI 引擎释放 DSP 算力

judy 在周三, 11/20/2024 - 09:22 提交

AMD Versal AI 引擎使您能够扩展数字信号处理（ DSP ）算力与面向未来的设计，从而适应当前和下一代计算密集型 DSP 应用

FPGA中的DSP-Packing: 提高算法性能/功耗和效率

judy 在周五, 08/02/2024 - 14:42 提交

本论文讨论了一种方法来更有效地利用现代FPGA中集成的数字信号处理器(DSP)资源

一种集成FPGA和DSP芯粒的异构系统级封装

judy 在周二, 06/25/2024 - 15:41 提交

将多个异构芯粒集成在一起进行封装是一种具有广阔前景且成本效益高的策略，它能够构建出既灵活又可扩展的系统，并且能有效加速多样化的工作负载

数字信号处理基础：什么是采样？

judy 在周三, 05/08/2024 - 11:22 提交

本文系摘录自《RFSoC SDR Book》第四章——DSP Fundamentals，略有改动。下面将介绍采样（Sampling）的基本概念

研讨会回放｜使用Vitis DSP库和Vitis Model Composer在AI引擎上进行信号处理

judy 在周三, 11/22/2023 - 09:45 提交

如何使用 Vitis 加速流程和 Vitis Model Composer 流程开发带有 DSP 库的 AI Engine 内核

ZYNQ与DSP之间EMIF16通信

judy 在周一, 03/13/2023 - 10:02 提交

本文主要介绍说明XQ6657Z35-EVM 高速数据处理评估板ZYNQ与DSP之间EMIF16通信的功能

使用综合语法控制Vivado是否使用DSP块

judy 在周二, 03/01/2022 - 10:28 提交

使用DSP的方法一般有两种：让综合器自己推断、例化DSP原语。有的时候为了偷懒或者有的计数器之类的需要跑高速，则可以让计数器也使用DSP实现。

Xilinx System Generator for DSP 纪事 - RTL 设计的生成

joycha 在周三, 12/01/2021 - 14:41 提交

本篇博文是面向希望学习 Xilinx System Generator for DSP 入门知识的新手的系列博文第一讲。其中提供了有关执行下列操作的分步操作方法指南。

搞定多信道讯号调节校准　卫星通讯收发系统实作新设计

judy 在周四, 10/28/2021 - 11:00 提交

本文介绍了使用16通道发射(16Tx)和16通道接收(16Rx)子数组的实验结果，其中所有发射和接收信道都使用数字转换器集成电路(IC)中的强化型DSP模块来校准。与其它架构相比，这个多信道系统在尺寸、重量和功率上都更有优势。相对于该系统的FPGA资源利用率后可发现，强化型DSP模块可为多信道平台的设计人员解决重要挑战。