如何从代码层面降低布线拥塞（一）？
judy 在 周五, 05/15/2026 - 09:59 提交
FPGA工具层面的设置只是临时缓解拥塞的手段，而代码层面的优化是从根源上减少互连需求，彻底解决拥塞问题，同时不会牺牲设计的性能。这里分享一些代码优化方法。
全局复位
FPGA开发中全局复位置位(GSR)简介
匿名 在 周五, 03/11/2022 - 09:37 提交
最近几天读了Xilinx网站上一个很有意思的白皮书，名字叫《Get Smart About Reset:Think Local, Not Global》，在此分享一下心得，包括以前设计中很少注意到的一些细节
你真的会Xilinx FPGA的复位吗？
judy 在 周四, 11/22/2018 - 16:38 提交
作者：NingHeChuan