跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事

亚稳态

FPGA中亚稳态——让你无处可逃

demi /

在FPGA系统中,如果数据传输中不满足触发器的Tsu和Th不满足,或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery time)不满足,就可能产生亚稳态,此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态,在这段时间里Q端在0和1之间处于振荡状态,而不是等于数据输入端D的值。