无需电平转换：支持将低压 I/O 信号传入 FPGA、处理器或 ASIC

低电压差分信号 (LVDS) 接口通常集成到数据处理平台（例如现场可编程门阵列 (FPGA)）内部。这些平台采用尺寸较小的 CMOS 工艺进行开发，降低了内核电源和输入/输出 (I/O) 通道的电压要求。这些 I/O 要求由LV（低电压）前缀指定的较低电压标准定义。例如，单端 5V CMOS 信号现在具有较低电压 (LVCMOS) 类型，例如 3.3V、2.5V、1.8V 和 1.2V。尺寸更小的工艺受到限制，无法支持整个 LVDS 标准，因此需要外部 LVDS 接收器解决方案。本应用简报重点介绍了DS90LVRA2-Q1，这是一种支持低至 1.8V I/O 电压的外部 LVDS 接收器解决方案。