无需电平转换：支持将低压 I/O 信号传入 FPGA、处理器或 ASIC judy / 周二, 8 四月 2025 - 09:41 本应用简报重点介绍了DS90LVRA2-Q1，这是一种支持低至 1.8V I/O 电压的外部 LVDS 接收器解决方案。 阅读更多 关于 无需电平转换：支持将低压 I/O 信号传入 FPGA、处理器或 ASIC登录 发表评论
实现具有电平转换功能的高能效 FPGA 设计 judy / 周三, 26 二月 2025 - 15:39 FPGA 处理能力的提升，以及 I/O（输入/输出）和内存容量的增加，为设计人员实现特定设计提供了多种选择。 不过，使用现代 FPGA 上提供的许多资源时，功耗往往更高。 阅读更多 关于 实现具有电平转换功能的高能效 FPGA 设计登录 发表评论
Xilinx 7系列FPGA 高性能（HP）接口与2.5V/3.3V 外设IO接口设计考虑 由 judy 提交于 周二, 16 五月 2023 - 10:16 阅读更多 关于 Xilinx 7系列FPGA 高性能（HP）接口与2.5V/3.3V 外设IO接口设计考虑 Xilinx 7系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V
逻辑电平之互连电平转换（10） judy / 周二, 18 十二月 2018 - 11:45 电平转换在实际电路设计中常常会用到，不同种类逻辑电平之间的转换一般通过特定逻辑功能器件实现（如使用MAX232实现TTL转RS232等等），但随着器件集成度的增加，工艺的提升，现在的控制器使用的逻辑电平电压等级越来越低（好多控制器对外接口都直接输出1.8V或更低了） 阅读更多 关于 逻辑电平之互连电平转换（10）登录 发表评论
