MPSoC功耗优化策略
judy 在 周三, 11/19/2025 - 15:24 提交
FPGA 的功耗优化是一个系统性工程，需要从设计架构、RTL 代码、工具配置、物理实现等多个层面协同优化，同时平衡性能、面积和功耗（PPA）。
MPSoC
SEM IP在MPSoC器件上的使用指南
judy 在 周一, 08/11/2025 - 10:18 提交
SEM技术通过目标式ECC奇偶校验位注入实现可观测的软错误模拟。该机制在配置存储器帧（CRAM Frame）内精确选择校验位进行可控翻转
MPSoC A53 AMP模式配置
judy 在 周三, 07/30/2025 - 10:05 提交
本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。
基于AD9613与Xilinx MPSoC平台的高速AD/DA案例分享
judy 在 周五, 05/30/2025 - 09:45 提交
本文主要介绍基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集与高速DA输出案例
解锁4K，Xilinx MPSoC ARM + FPGA高清视频采集与显示方案！
judy 在 周五, 12/13/2024 - 16:51 提交
今天为大家分享4K HDMI 高清视频方案，基于Xilinx UltraScale+ MPSoC XCZU7EV高性能平台。
基于PYNQ和机器学习探索MPSOC-读书笔记（开篇）
judy 在 周二, 11/12/2024 - 09:42 提交
本书既是使用Zynq MPSoC的开发人员的实用指南，同样也是希望熟悉器件及其相关设计方法的技术人员的有效参考资料。
AMD Xilinx MPSoC 在分别下载 PL bit文件、PS软件的情况下，PS软件如何访问 PL AXI寄存器？
judy 在 周二, 08/27/2024 - 16:00 提交
在调试模式下，可以通过JTAG下载MPSoC PL的bit文件，再下载MPSoC PS的软件。
AMD MPSoC PS PCIe 访问PL BRAM的参考设计
judy 在 周四, 07/18/2024 - 17:25 提交
客户要求AMD MPSoC 的 PS 部分的 PCIe 能访问 PL的AXI BRAM。从Avnet 借了 UltraZed Board，得到了Vivado工程。
AMD MPSoC PS PCIe作为EP与Host在异常状态下的工作情况
judy 在 周一, 07/08/2024 - 14:44 提交
正常情况下， PCIe EP和Host同时启动，Host给EP提供参考时钟，双方协商后建立PCIe链路。
ZYNQ MPSOC浅说
匿名 在 周五, 06/28/2024 - 10:07 提交
Zynq UltraScale+ MPSoC PL 部分等价于 FPGA。简化的 FPGA 基本结构由 6 部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元