AMD MPSoC PS PCIe 访问PL BRAM的参考设计
judy 在 周四, 07/18/2024 - 17:25 提交客户要求AMD MPSoC 的 PS 部分的 PCIe 能访问 PL的AXI BRAM。从Avnet 借了 UltraZed Board,得到了Vivado工程。
客户要求AMD MPSoC 的 PS 部分的 PCIe 能访问 PL的AXI BRAM。从Avnet 借了 UltraZed Board,得到了Vivado工程。
正常情况下, PCIe EP和Host同时启动,Host给EP提供参考时钟,双方协商后建立PCIe链路。
Zynq UltraScale+ MPSoC PL 部分等价于 FPGA。简化的 FPGA 基本结构由 6 部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元
SEM IP的主要任务就是扫描PL Configuration RAM, IP自身也是运行在PL里面的
Bolin 的 R9 与 EX Ultra SDI-over-IP 摄像头采用 AMD Zynq UltraScale+ MPSoC
Nand Flash因其具有容量大、成本低、寿命长的特点,被广泛的用作数据存储的解决方案
基于XCVU9P、XCVU13P等主器件的客制化原型验证平台方案
LeNet-5 是一个非常经典和成功的卷积神经网络结构
AMD MPSoC Linux一般使用PetaLinux编译Linux系统,包括Linux内核、DTS、文件系统
在Vitis的 “File - New ” 中,选择“Platform Project”, 指定名称如“zcu106_r5”