芯片设计的“翻译官”与“优化师”：揭秘逻辑综合
judy 在 周五, 04/17/2026 - 14:51 提交
在我们谈论智能手机、人工智能芯片等现代科技奇迹时，其核心都是一块指甲盖大小的芯片。这块芯片上布满了数十亿甚至上百亿个晶体管
亚科鸿禹
EDA工具中的静态时序分析(STA)技术解析与应用
judy 在 周三, 01/14/2026 - 15:19 提交
时序分析模块是EDA软件的重要组成部分，核心作用是校验数字电路时序是否符合设计预期，也是验证数字电路时序收敛的重要手段之一
面向超大规模芯片验证的分割技术：挑战、算法与实践
judy 在 周五, 12/12/2025 - 15:56 提交
随着集成电路设计迈入超大规模时代，芯片规模已从早期小规模集成电路的数千门级，跃升至当前先进制程下的数十亿门级。
直面超大规模IC设计编译调试三大难题，亚科鸿禹验证全流程软件再升级！
judy 在 周日, 09/28/2025 - 14:53 提交
通过“编译优化+调试赋能”的协同设计，工具提供了从设计输入到硬件验证的全流程，避免多工具切换导致的效率损耗。
IDAS 2025 | 亚科鸿禹邀您洞察全新一代FPGA原型验证平台创新架构！
judy 在 周五, 09/12/2025 - 14:30 提交
本次大会亚科鸿禹着重聚焦公司全新一代FPGA原型验证平台VeriTiger®-PT100S，为您全面介绍平台性能、洞察全新产品架构、共同探讨原型验证
基于FPGA的虚拟原型在芯粒（Chiplet）系统验证中的应用！
judy 在 周四, 07/31/2025 - 10:04 提交
FPGA虚拟原型是利用FPGA构建的一种虚拟的系统模型，它可以在芯粒系统设计的早期阶段，在没有物理芯粒的情况下，对芯粒系统进行功能和性能的模拟验证
加速RISC-V生态建设，亚科鸿禹携数Core和指令集调试器等EDA工具加入甲辰计划！
judy 在 周一, 10/21/2024 - 10:13 提交
无锡亚科鸿禹电子有限公司宣布正式加入甲辰计划，加速推动国产RISC-V生态建设与产业创新
产品升级！亚科鸿禹推出更大规模验证容量的融合Emulator--HyperSemu2.0！
judy 在 周五, 04/26/2024 - 14:28 提交
HyperSemu2.0为用户提供近2亿门验证容量和稳定高效的系统运行，满足更前沿数字设计更多维验证场景的应用需求。
亚科鸿禹新一代融合仿真验证系统VeriTiger®-OV19P惊艳亮相
judy 在 周三, 12/28/2022 - 09:12 提交
VeriTiger®-OV19P单系统提供 8颗灵活配置的Xilinx XCVU19P FPGA，提供100多种配套子卡资源
亚科鸿禹新一代原型验证系统VeriTiger-V19P系列，为更高级ASIC的开发提供仿真验证选择！
judy 在 周四, 12/23/2021 - 09:28 提交
VeriTiger-V19P系列基于当前业界单颗芯片最高逻辑密度和最大I/O数量的Xilinx VU19P FPGA，提供VeriTiger-V19P（单片VU19P）、VeriTiger-DV19P（双片VU19P）、VeriTiger-QV19P（四片VU19P）三种硬件形态