跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
如何使用DFX的Abstract Shell Flow
在使用DFX流程时,有用户希望在完成初始Configuration的Implementation之后,能加速后续RM的实现过程
2024-04-17 |
DFX
,
Abstract-Shell
,
每日头条
一文了解FPGA里TCAM的实现
关于如何在FPGA中实现TCAM功能有不少的论文,在翻阅借鉴之后,本文就TCAM在FPGA上的最优化实现进行探讨。
2024-04-15 |
FPGA
,
TCAM
RS-232 和RS-485,有什么区别?
尽管这两种标准长期以来一直用于串行通信,但 RS-485 提供了 RS-232 所不具备的宝贵功能。在本文中了解更多信息。
2024-04-15 |
RS-232
,
RS-485
,
串行通信
Versal裸机使用AI Engine的完整流程
有很多文档都描述了AI Engine的架构和性能参数,但是看完这些后,现实中遇到的问题最多的是这个AI Engine到底怎么用
2024-04-12 |
Versal
,
AI引擎
,
AMD
,
每日头条
SWDT在Versal中的应用
系统看门狗定时器(System WatchDog Timer)通常用于嵌入式系统,可以有效的防止软件错误、系统死锁、篡改以及意外行为
2024-04-11 |
SWDT
,
Versal
,
每日头条
智多晶PLL IP动态相位调整
在FPGA中,动态相位调整(DPA)主要实现LVDS接口接收时对时钟和数据通道的相位补偿,以达到正确接收的目的。
2024-04-09 |
智多晶
,
动态相位调整
,
LVDS
AMD Versal AI Edge 自适应计算加速平台之 LVDS 液晶屏显示实验 (5)
实验Vivado工程为“lvds_lcd”。本章介绍lvds lcd液晶屏的color bar显示。
2024-04-09 |
Versal
,
LVDS
,
AMD
LUT RAM,Xilinx VS Altera
最近一些设计里需要极致的利用LUTRAM,借此总结下在Xilinx、Altera中LUT RAM的不同表现,一个“LUT”究竟能干哪些事儿。
2024-04-09 |
LUT
MMCM/PLL的phase shift mode对STA的影响
在 AMD FPGA 中,当 MMCM 或 PLL 原语的输出时钟属性 CLKOUT*_PHASE 非零时,通常会引入时钟相移。
2024-04-08 |
MMCM
,
AMD
,
每日头条
智能工厂如何变得更灵活?只需用上这两类芯片!
软件可配置硬件对于未来智能工厂必不可少,那么如何选择合适的器件呢?接下来我们从FPGA和可配置I/O两个大的分类来深入剖析。
2024-04-02 |
智能工厂
,
ProASIC3
,
贸泽电子
如何使用 Signal Probe 进行 FPGA 调试
英特尔 FPGA 设计软件 Quartus® Prime 包括多种调试功能
2024-04-02 |
FPGA调试
,
Quartus
,
骏龙科技
什么是 RNN(循环神经网络)?
循环神经网络 (RNN) 是一种用于深度学习的网络架构
2024-04-02 |
RNN
,
循环神经网络
Versal- 在一个triplet中实现DDRMC和soft DDR4 controller
在非常多的客户应用工程中,都会用到DDR4/LPDDR4来存取大容量数据
2024-03-29 |
Versal
,
DDRMC
,
DDR4
如何查找 AI 引擎 NoC 接口拼块的列位置?
本文涵盖了 AI 引擎 NoC 接口拼块的位置查找方法。
2024-03-28 |
AI引擎
白皮书 | 一种可扩展的自动驾驶方法
探讨了汽车行业的未来发展,从 ADAS、主动安全性到有监督/无监督自动驾驶
2024-03-27 |
自动驾驶
,
AMD
,
ADAS
,
每日头条
第一页
前一页
1
2
3
…
下一页
末页