跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
必看!基于ARM+FPGA SoC国产平台的B码对时,破解电力授时难题
今天分享一个基于复旦微FMQL20S400M四核ARM Cortex-A7(PS端)+FPGA可编程逻辑资源(PL端)异构多核SoC处理器的B码对时案例,开发环境如下
2025-01-22 |
FMQL20S400M
,
B码对时
,
创龙科技
SEM IP应用--调试篇
前面我们介绍了IP核配置和调用的相关注意事项,现在我们基于Zynq7020实际上板看看调试的一些细节。
2025-01-21 |
Zynq7020
,
SEM-IP
YunSDR通信小课堂(第14讲)
在时域信号处理的世界里,将信号分解成正弦波的和一直是前进的方向。原因很简单。如果一个正弦波被输入到一个线性系统,那么输出就是一个完全相同频率的正弦波
2025-01-21 |
YunSDR
,
傅里叶
小尺寸FPGA如何发挥大作用
小型FPGA广泛应用于各种设备、应用和行业,因为它们能够可靠地执行对许多不同类型智能系统的快速运行至关重要的关键功能
2025-01-20 |
FPGA
,
莱迪思
,
Nexus-2
AIE PLIO 简介
AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer
2025-01-17 |
PLIO
,
AMD
,
每日头条
YunSDR通信小课堂(第13讲)
如前所述,可以通过对信号进行采样和量化来将连续时间模拟信号转换为数字等效信号,与这些操作相关的关键参数是采样率和量化器中使用的量化位数。
2025-01-17 |
YunSDR
,
威视锐
SEM IP应用--配置篇
本文主要从应用的角度出发,介绍一下,如何使用SEM IP。
2025-01-15 |
SEM
,
AMD
Versal器件Advanced Flow概览
本文介绍了 Versal 的Advanced Flow,这是 Vivado 2024.2 版本提供的一套新的布局布线功能。
2025-01-10 |
Versal
,
Advanced-Flow
,
AMD
,
每日头条
YunSDR通信小课堂(第12讲)
从时域到频域的转换的简单描述如图3.14所示。离散傅里叶变换(DFT)通常以更有效的形式实现为快速傅里叶变换(FFT)
2025-01-10 |
YunSDR
,
DSP
如何在 Vivado 中查询 LUTRAM 的 BEL 属性和 LOC 属性?
几乎所有 AMD 可编程器件都具有 CLB 资源,可以在 LUT 中实现小型存储器。在网表中,这些资源被称为 LUTRAM 或分布式 RAM。
2025-01-09 |
Vivado
,
LUTRAM
,
CLB资源
FPGA频率测量的三种方法
在FPGA中,频率测量是常见的应用,通常用于信号检测、频率计数和时钟管理。以下是三种常见的FPGA频率测量方法
2025-01-09 |
FPGA
,
频率测量
YunSDR通信小课堂(第11讲)
当信号被量化时,在ADC的每个采样时刻获得的幅度值被映射到一组离散的可能幅度电平中的一个。因此,在采样和量化过程的输出端
2025-01-09 |
YunSDR
,
DSP
,
ADC
使用SystemC实现完整的AXI4协议
在本文中,我们将继续探讨,介绍如何用SystemC实现完整的AXI4协议,以实现DMA的测试。
2025-01-07 |
SystemC
,
AXI4协议
,
AMD
YunSDR通信小课堂(第10讲)
将模拟信号转换为数字等效信号时发生的两个过程分别是采样和量化。可以将采样视为将信号的时间轴转换为一组离散时刻
2025-01-07 |
YunSDR
,
DSP
,
威视锐科技
YunSDR通信小课堂(第8讲)
在发射机和接收机之间的理想无线信道可以用一根简单的电线来模拟,这意味着信号可以完美地传输
2024-12-31 |
YunSDR
,
威视锐
,
无线通信
‹‹
135 中的第 3
››