跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
智多晶EthMAC IP介绍
EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。
2025-02-27 |
智多晶
,
EthMAC
,
IP
,
每日头条
基于 Linux UIO 的高效 ARM-FPGA 通信中断处理方案
本文主要介绍如何通过 UIO 技术，在 ARM 与 FPGA 通信中利用用户态实现高效中断处理，避免内核驱动的复杂性和风险
2025-02-24 |
FPGA
,
骏龙电子
,
UIO
计算集成斩波放大器的ADC失调误差和输入阻抗
典型DPD应用模数转换器(ADC)中集成的缓冲器和放大器通常是斩波型。有关这种斩波实现的例子
2025-02-21 |
ADC
,
斩波放大器
,
ADI
ALINX NVME SPCle IP 特性详解
在嵌入式设备、边缘计算、工业控制等领域快速崛起的同时，开发人员越来越多地面对一个问题：
2025-02-20 |
ALINX
,
NVMe
,
SPCle
YunSDR通信小课堂（第22讲）
在某些情况下，可以利用混叠将信号折叠到奈奎斯特一区。折叠后可以用RF-ADC直接对第二奈奎斯特区的信号进行采样
2025-02-19 |
YunSDR
,
威视锐
,
射频数据转换器
YunSDR通信小课堂(第21讲)
大多数SDR架构需要数字上转换和下转换阶段，这些转换位于A/D和数字基带级之间，包括信号的频率转换和采样率的变化。
2025-02-17 |
YunSDR
,
威视锐
,
SDR
eDP介绍
最新的DisplayPort TX/RX 1.4 Subsystem IP v3.1支持eDP v1.4b, 支持下面的eDP features
2025-02-17 |
eDP
,
DisplayPort
如何修改DisplayPort EDID
在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：
2025-02-14 |
DisplayPort
,
EDID
,
每日头条
ZU+RFSoC之硬件设计
为使大规模 MIMO 系统的商业化成为现实，AMD推出了采用RF 级模拟技术的全可编程（All Programmable）RFSoC，该方案在集成方面取得了突破性的进展
2025-02-13 |
RFDC
,
MIMO
,
AMD
YunSDR通信小课堂(第19讲)
RFSoC的RFDC块可以配置为对复输入输出和实输入输出进行处理。RF-ADC可以单独用于实输入，也可以成对用于正交或复输入
2025-02-11 |
YunSDR
,
威视锐
YunSDR通信小课堂(第18讲)
与单载波调制相反，使用QAM的动机是带宽效率。调幅信号所需要的带宽为基带带宽的两倍，可以说AM的效率只有50%，QAM允许提高效率
2025-02-10 |
YunSDR
,
威视锐
一文搞懂UART通信协议
本文将UART用作硬件通信协议应遵循的标准步骤进行说明，讨论使用UART的基本原则，重点是数据包传输、标准帧协议和定制帧协议
2025-02-08 |
UART
,
通信协议
,
ADI
第三代Zynq RFSoC器件射频数据转换器应用-时钟设计
Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台，在一款芯片内集成射频直采数据转换器、单芯片软决策前向纠错核(SD-FEC)
2025-02-07 |
Zynq-RFSoC
,
数据转换器
,
时钟设计
,
ZCU216
,
首页推荐
YunSDR通信小课堂(第17讲)
我们经常用复信号的方式来表示接收机中的信号，即一个同时包含实部和虚部的信号。这些信号被称为分析信号，即仅用于分析目的的信号表示
2025-02-07 |
YunSDR
,
威视锐
解密逻辑单元与 CoreScore 得分的关系
FPGA 通过查找表 (LUT) 实现逻辑功能。这些 LUT 类似于真值表或卡诺图 (Karnaugh map)，FPGA 可以通过组合多个 LUT ，来实现几乎任何你所需的逻辑功能。
2025-02-06 |
查找表
,
Altera
,
FPGA
‹‹
136 中的第 3
››
