跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
高带宽、低延迟与系统集成的技术突破
PCI Express(PCIe)是第三代I/O总线标准,取代传统PCI/PCI-X总线成为现代数据采集系统的核心接口。其核心价值体现在:
2025-09-16 |
PCI Express
,
PCIe
,
威视锐
如果FPGA/微处理器上只剩下一个GPIO,该如何进行模拟测量?
在本文中,我们将探讨一种温度-频率转换器,它只需要使用一个GPIO引脚即可提供准确的温度结果。本文还将演示如何将电压-频率转换器用于各种检测应用。
2025-09-15 |
GPIO
,
FPGA
,
微处理器
,
频率转换器
使用 PetaLinux 快速检查 RFDC IP(RF 数据转换器)
本篇博客演示了在 ZCU208 评估板和 ZCU216 评估板中通过运行简单的 RFDC 示例来快速检查 RFDC IP 初始化的过程。
2025-09-12 |
Petalinux
,
RFDC
,
RF数据转换器
基于Versal的QSPI Flash引导启动Petalinux
QSPI(Quad Serial Peripheral Interface)是一种基于 SPI(串行外设接口)的高速数据通信协议,它的全称是Quad SPI,即四路串行外设接口。
2025-09-12 |
Versal
,
QSPI-FLASH
,
Petalinux
AMD Vivado™ Design Suite 实现 - 解决 I/O 时钟布局器错误
本篇博客探讨了如何理解 I/O 时钟布局器错误、如何评估 CDR 约束必要性,以及如何判定该工具是否可以通过额外添加的约束来完成结构布局。
2025-09-11 |
Vivado
,
时钟电路
,
AMD
手把手教你玩转智多晶FPGA的MIPI接口,视频项目开发提速神器!
大家好呀!今天我们来聊聊一个非常实用的话题——如何在智多晶FPGA上使用MIPI接口。
2025-09-11 |
MIPI接口
,
智多晶
,
视频传输
系统开发者如何快速实现芯粒设计与集成?
本文将深入探讨系统开发者在芯粒设计与集成过程中面临的部分关键问题及决策考量。
2025-09-08 |
芯粒技术
,
AI
,
Multi-Die
手把手教你设计Chiplet
本文将深入探讨系统设计人员面临的一些关键Chiplet设计和集成问题及决策。
2025-09-05 |
Chiplet
FPGA软核生态全景对比:六大厂商工具解析与产业选型建议
本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现,帮助从业者在选型与应用中做出科学判断。
2025-09-01 |
FPGA
,
软核处理器
,
每日头条
,
首页推荐
基于VPK 120 TX Preset 发送预设测试
Tx Presets 是 PCIe 发送端预定义的均衡设置,包括预加重(pre-emphasis)和去加重(de-emphasis)参数。该测试的目的是检查被测设备(DUT)在选择不同预设值时的表现情况。
2025-08-29 |
VPK120
,
PCIe
,
AMD
高精度时间测量就像数碗里的豆子?聊聊FPGA中的TDC原理
今天我们不谈高大上的物理学,只聊聊如何在 FPGA 中,用一串加法器和 D 触发器,“数清楚时间”——这就是时间数字转换器(TDC)的魅力。
2025-08-28 |
FPGA 应用
,
TDC原理
,
智多晶
,
首页推荐
高扇出信号线优化技巧(下)
在全局布局中,尤其是在 PSIP 中,不同的优化中会发生一些复制
2025-08-27 |
高扇出信号线
,
信号线优化
,
AMD
Nexus™ FPGA:毫末方寸之间,书写技术乾坤
与同类FPGA相比,新器件每平方毫米的I/O数量最多提升2倍,同时支持3.3V I/O 和1.5Gbps差分I/O,确保了更快、更稳定的数据传输
2025-08-26 |
Nexus
,
莱迪思
,
FPGA芯片
适用于含 X5IO bank 的器件的 MIPI D-PHY RX 与 MIPI C-PHY RX 管脚分配指南
本文介绍了使用含 X5IO bank 的器件时,建议采用何种方法来向 MIPI D-PHY RX IP 和 MIPI C-PHY RX IP 分配管脚?
2025-08-26 |
MIPI D-PHY
,
管脚分配
高速接口设计避坑指南:SerDes 与 GTX 差异详解
在 FPGA 设计中,高速串行通信是连接芯片内部逻辑与外部高速总线的关键环节。其中,SerDes 和 GTX 是工程师们最常遇到的两个术语。
2025-08-25 |
SerDes
,
GTX
,
FPGA
‹‹
145 中的第 3
››