本文介绍了使用含 X5IO bank 的器件时，建议采用何种方法来向 MIPI D-PHY RX IP 和 MIPI C-PHY RX IP 分配管脚？
MIPI D-PHY RX IP 支持配置 1 到 4 条数据通道，而 MIPI C-PHY RX IP 则支持 1 到 3 个三线组 (trio)。
如需了解详细的配置选项，请参阅本文随附的 Excel 电子数据表。
MIPI D-PHY RX 准则：
MIPI D-PHY RX 时钟通道应分配到每个八管脚组 (Octad) 内的 P2/P3 管脚。
单个 X5IO bank 可容纳以下 MIPI D-PHY IP 配置：
(a) 4 个 MIPI D-PHY RX，各含 1 条通道
(b) 4 个 MIPI D-PHY RX，各含 2 条通道
(c) 4 个 MIPI D-PHY RX，各含 3 条通道
(d) 2 个 MIPI D-PHY RX，各含 4 条通道每个 Octad 均可支持以下 MIPI D-PHY IP 配置：
(a) 1 个 MIPI D-PHY RX，含 1 条数据通道
(b) 1 个 MIPI D-PHY RX，含 2 条数据通道
(c) 1 个 MIPI D-PHY RX，含 3 条数据通道
（注释：不允许跨不同 IP 实例共享多个 Octad。）每个 MIPI D-PHY IP 实例都必须驻留在单个 Octad 组合 (00+01) 或 Octad 组合 (02+03) 内。
不允许跨 Octad（例如，(00+02) 和 (00+03)）进行管脚布局。在相同 Octad 组合（00+01 或 02+03）内可以调整数据通道管脚分配。
在相同 Octad 组合 (00+01) 或 Octad 组合 (02+03) 内可以调整或交换数据通道管脚。
重要注释：每个 4 通道 MIPI D-PHY RX 始终使用 2 个 Octad。该接口可以占用来自 Octad 组合的 P2/P3 管脚对，这两对管脚不可供其他接口使用。
MIPI C-PHY RX 准则：
当 Octad P0、P1 和 P2 用于 MIPI C-PHY RX 接口时，管脚 P3 不可作为通用管脚使用。
当 Octad P4、P6 和 P7 用于 MIPI C-PHY RX 接口时，管脚 P5 不可作为通用管脚使用。
更新：
在 Vivado 2025.1 中，P4、P6 和 P7 组成的 trio 不得用于实现 MIPI C-PHY RX 通道。
此限制将在后续 Vivado 2025.2 版中得到解决。单个 X5IO bank 可容纳以下 MIPI C-PHY IP 配置：
(a) 4 个 MIPI C-PHY RX，各含 1 个 trio
(b) 4 个 MIPI C-PHY RX，各含 2 个 trio
(c) 2 个 MIPI C-PHY RX，各含 3 个 trio（位于 Octad 组合 00+01 或 02+03 上）。每个 Octad 均可支持以下 MIPI C-PHY IP 配置：
(a) 1 个 MIPI C-PHY RX，含 1 个 trio
(b) 1 个 MIPI C-PHY RX，含 2 个 trio其他注释：
您只能针对每个 X5IO bank 为 MIPI C-PHY IP 实现单一线速率。如果您需要按不同线速率来使用 MIPI C-PHY，必须使用不同的 X5IO bank。
不能在同一个 X5IO bank 内同时实现 MIPI C-PHY IP 和 MIPI D-PHY IP。上述每一种 IP 类型都需要有自己专用的 X5IO bank。
对于 MIPI C-PHY RX，数据通道 A/B/C 管脚是固定的，无法交换。
每个 Octad 中可用管脚（P3 和 P5 除外）可用于其他目的（例如，GPIO），但不同 MIPI C-PHY IP 实例不可共享 Octad。
受 PLL 所限：
文章来源：AMD开发者社区
