JESD204B

当前，无线通信、汽车电子、医疗影像等领域快速发展，持续推动新一代ADC和DAC向更高分辨率与更高采样率不断突破。作为模块间数据交互的核心支撑，高速接口技术同步迎来迭代升级

在高速信号处理领域（如通信、测试测量、雷达等），数据转换器（ADC/DAC）的采样率不断提升（从数百 MSPS 到数 GSPS），传统并行接口存在明显瓶颈

本文介绍了一种集成了莱迪思FIR和iFFT IP核的新型OFDM调制器设计，简化了无线链路验证，降低了成本，缩短了开发时间。

Xilinx官方提供了两个用于开发JESD204B的IP，其中一个完成PHY层设计，另一个完成传输层的逻辑，两个IP必须一起使用才能正常工作

Xilinx的JESD204B PHY层IP仿真及上板测试

由 judy 提交于周五, 1 十一月 2024 - 11:24

本文配置JESD204B PHY的参数，分析其示例工程，并且对该IP进行仿真，由于该IP只是物理层，并没有上层协议，因此与GTX/H其实没有太大区别。

由 judy 提交于周三, 30 十月 2024 - 17:12

延迟(Latency) 通常定义为信号从A点到B点所需要的总时长，单位通常是多少个时钟周期。

由 judy 提交于周四, 24 十月 2024 - 09:41

本文主要讲述JESD204B子类一的数据链路建立过程，后文讲解JESD204三种子类模式的链路建立，进而理解各种子类实现确定性延迟的方式。

由 judy 提交于周一, 21 十月 2024 - 15:51

JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议，在此之前，ADC/DAC与逻辑器件交互的接口大致分为如下几种

信号链是连接真实世界和数字世界的桥梁

本文设计了一种基于JESD204B 的射频信号高速采集系统