详解Xilinx JESD204B PHY层端口信号含义及动态切换线速率
judy 在 周一, 11/04/2024 - 17:28 提交
Xilinx官方提供了两个用于开发JESD204B的IP，其中一个完成PHY层设计，另一个完成传输层的逻辑，两个IP必须一起使用才能正常工作
JESD204B
Xilinx的JESD204B PHY层IP仿真及上板测试
judy 在 周五, 11/01/2024 - 11:24 提交
本文配置JESD204B PHY的参数，分析其示例工程，并且对该IP进行仿真，由于该IP只是物理层，并没有上层协议，因此与GTX/H其实没有太大区别。
详解JESD204B子类一的确定性延时
judy 在 周三, 10/30/2024 - 17:12 提交
延迟(Latency) 通常定义为信号从A点到B点所需要的总时长，单位通常是多少个时钟周期。
JESD204B数据链路建立过程
judy 在 周四, 10/24/2024 - 09:41 提交
本文主要讲述JESD204B子类一的数据链路建立过程，后文讲解JESD204三种子类模式的链路建立，进而理解各种子类实现确定性延迟的方式。
初始JESD204B高速接口协议（JESD204B一）
judy 在 周一, 10/21/2024 - 15:51 提交
JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议，在此之前，ADC/DAC与逻辑器件交互的接口大致分为如下几种
做信号链，你需要了解的高速信号知识（一）：为什么要使用LVDS或JESD204B标准？
judy 在 周二, 03/12/2024 - 16:20 提交
信号链是连接真实世界和数字世界的桥梁
基于JESD204B的射频信号高速采集系统设计
judy 在 周五, 04/21/2023 - 09:20 提交
本文设计了一种基于JESD204B 的射频信号高速采集系统
JESD204B 链路中断时的基本调试技巧
judy 在 周五, 02/10/2023 - 16:36 提交
本文旨在提供发生 JESD204B 链路中断情况下的调试技巧简介
JESD204B时钟网络
judy 在 周二, 12/13/2022 - 09:48 提交
本文重点介绍JESD204B时钟网络。
JESD204B的应用场景
judy 在 周一, 12/12/2022 - 09:28 提交
接触过FPGA高速数据采集设计的朋友，应该会听过新术语“JESD204B”