解决验证“最后一公里”的挑战:芯神觉Claryti如何助力提升调试效率 judy / 周一, 28 十月 2024 - 09:36 随着设计复杂性的提升,调试作为验证的“最后一公里”正面临越来越多的挑战。如何有效提升调试效率,已成为行业关注的焦点。 阅读更多 关于 解决验证“最后一公里”的挑战:芯神觉Claryti如何助力提升调试效率登录或注册以发表评论
解锁SoC “调试”挑战,开启高效原型验证之路 judy / 周二, 8 十月 2024 - 11:03 本文将探讨设计调试的常见方法,涵盖从简单到复杂的多种调试。 阅读更多 关于 解锁SoC “调试”挑战,开启高效原型验证之路登录或注册以发表评论
快速部署原型验证:从子卡到调试的全方位优化 judy / 周日, 29 九月 2024 - 15:12 在原型验证过程中,"bring-up" 是一个关键阶段,涉及一系列操作,从硬件配置、基本功能验证到复杂系统的运行调试 阅读更多 关于 快速部署原型验证:从子卡到调试的全方位优化登录或注册以发表评论
AMD ACS圆满落幕:共鉴AMD与思尔芯EDA技术新飞跃 judy / 周三, 24 七月 2024 - 16:14 思尔芯凭借与AMD的长期紧密合作受邀参与此次盛会。思尔芯副总裁陈英仁先生并发表精彩技术演讲。深刻剖析了在当前RISC-V、Chiplet、人工智能及汽车电子等领域蓬勃发展的背景下 阅读更多 关于 AMD ACS圆满落幕:共鉴AMD与思尔芯EDA技术新飞跃登录或注册以发表评论
大规模 SoC 原型验证面临哪些技术挑战? judy / 周三, 5 六月 2024 - 17:05 随着ASIC设计变得越来越庞大和复杂,开发周期也日益紧迫,需要左移验证周期。相较于硬件仿真,原型验证变得愈发重要。 阅读更多 关于 大规模 SoC 原型验证面临哪些技术挑战?登录或注册以发表评论
思尔芯2026 DVCon巡展收官:以技术创新推动芯片验证左移 judy / 周三, 16 九月 2026 - 10:41 思尔芯(S2C)深度参与了本届会议在上海、班加罗尔、新竹、横滨等地区的巡回展览,通过多场技术演讲与现场演示,全面展示了其在SoC验证领域的最新成果。 阅读更多 关于 思尔芯2026 DVCon巡展收官:以技术创新推动芯片验证左移登录或注册以发表评论
思尔芯RCF RTL自动分割工具,助力大规模AI/HPC芯片原型验证 judy / 周四, 6 八月 2026 - 15:30 在实测的 156 颗 FPGA 大规模分割场景中,RCF展现出了卓越的实效:系统运行性能提升高达 300%,同时编译时间减少了50%,实现了编译效率与运行性能的双重突破。 阅读更多 关于 思尔芯RCF RTL自动分割工具,助力大规模AI/HPC芯片原型验证登录或注册以发表评论
面向超大规模SoC的硬件辅助验证:技术演进与左移策略实践 judy / 周四, 23 七月 2026 - 14:24 硬件辅助验证 (HAV) 已不仅仅是验证流程中的加速器,更是现代超大规模SoC设计不可或缺的系统。它通过融合硬件仿真的“高精度调试”与FPGA原型的“高性能运行” 阅读更多 关于 面向超大规模SoC的硬件辅助验证:技术演进与左移策略实践登录或注册以发表评论
聚生态之力,践左移之道:思尔芯助力芯片创新跑出加速度 judy / 周一, 20 七月 2026 - 14:16 思尔芯正以“聚力生态,左移周期,提前闭环”为核心战略,依托其全流程EDA工具矩阵,将IP、架构、评估与应用场景提前纳入前端设计闭环,推动RISC-V从“可用”迈向“好用”。 阅读更多 关于 聚生态之力,践左移之道:思尔芯助力芯片创新跑出加速度登录或注册以发表评论
FPGA 原型验证中的内存模型应用:基于 DDR5 的 Linux 系统启动与测试 judy / 周四, 28 五月 2026 - 11:48 针对此类高速存储控制器的验证需求,思尔芯推出了完整的 DFI 适配验证解决方案。该方案集成了物理层功能,符合标准 DFI 接口协议,并支持通过“后门”访问进行深度调试 Tags FPGA原型验证 DDR5 思尔芯 阅读更多 关于 FPGA 原型验证中的内存模型应用:基于 DDR5 的 Linux 系统启动与测试登录或注册以发表评论