时序约束

时序约束之Xilinx IDELAYE2应用及仿真笔记

judy 在 周二, 04/30/2024 - 09:30 提交

本文介绍Xilinx SelectIO资源内部IDELAYE2资源应用

FPGA时序约束--基础理论篇

judy 在 周五, 11/17/2023 - 10:06 提交

FPGA开发过程中，离不开时序约束，那么时序约束是什么？

Vivado设计资源优化 ，查看各子模块资源占用的方法大全

judy 在 周一, 09/04/2023 - 09:13 提交

本文介绍Vivado中如何进行FPGA设计资源优化以及查看各子模块资源占用的方法

Vivado约束添加方法：一文全面解析IO和时序约束

judy 在 周五, 09/01/2023 - 09:07 提交

本文将介绍vivado中常见的设置约束方法

时序约束连载04~随路时钟

judy 在 周二, 07/04/2023 - 15:40 提交

本文讲一下随路时钟，什么是随路的时钟呢？

时序约束连载03~约束步骤总结

judy 在 周一, 07/03/2023 - 11:44 提交

本小节对时序约束做最终的总结

时序约束连载02~时序例外

judy 在 周四, 06/29/2023 - 09:44 提交

本文继续讲解时序约束的第四大步骤——时序例外

时序约束连载01~output delay约束

judy 在 周二, 06/27/2023 - 09:47 提交

本文将详细介绍输出延时的概念、场景分类、约束参数获取方法以及约束方法

提高IC设计中数字逻辑速度的六种技巧

judy 在 周五, 06/09/2023 - 14:32 提交

本文将介绍可以用来提高芯片设计速度的一些技术和窍门

时序约束出现时序违例(Slack为负数)，如何处理？

judy 在 周三, 04/12/2023 - 16:33 提交

时序约束出现时序违例(Slack为负数)，如何处理？