使用 Vivado MIG 创建存储器接口设计

本产品指南提供了有关使用、自定义和模拟一个LogiCORE IP DDR3或DDR4 SDRAM、LPDDR3 SDRAM、QDR II+SRAM、QDR IV SRAM或一个用于UltraScale的RLDRAM 3接口核心基于架构的FPGA。还介绍了核心架构，并提供了定制和与核接口的细节。